5秒后页面跳转
| 是否Rohs认证： | 不符合 | 生命周期： | Obsolete |
| 包装说明： | DIP, DIP40,.6 | Reach Compliance Code： | not_compliant |
| 风险等级： | 5.92 | JESD-30 代码： | R-XDIP-T40 |
| 端子数量： | 40 | 最高工作温度： | 70 °C |
| 最低工作温度： | 封装主体材料： | CERAMIC | |
| 封装代码： | DIP | 封装等效代码： | DIP40,.6 |
| 封装形状： | RECTANGULAR | 封装形式： | IN-LINE |
| 子类别： | Other uPs/uCs/Peripheral ICs | 表面贴装： | NO |
| 技术： | TTL | 温度等级： | COMMERCIAL |
| 端子形式： | THROUGH-HOLE | 端子节距： | 2.54 mm |
| 端子位置： | DUAL | Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| SN74LS611JDP4 | TI |
获取价格 |
SN74LS611JDP4 |
|
| SN74LS611N | TI |
获取价格 |
12 I/O, PIA-GENERAL PURPOSE, PDIP40 |
|
| SN74LS611N1 | TI |
获取价格 |
IC,MEMORY MAPPER,LS-TTL,DIP,40PIN,PLASTIC |
|
| SN74LS611N3 | TI |
获取价格 |
SN74LS611N3 |
|
| SN74LS611NP1 | TI |
获取价格 |
IC,MEMORY MAPPER,LS-TTL,DIP,40PIN,PLASTIC |
|
| SN74LS612 | TI |
获取价格 |
SN54LS610, SN54LS612, SN74LS610 THRU 74LS613 MEMORY MAPPERS |
|
| SN74LS612FN | TI |
获取价格 |
12 I/O, PIA-GENERAL PURPOSE, PQCC44 |
|
| SN74LS612JD4 | TI |
获取价格 |
IC,MEMORY MAPPER,LS-TTL,DIP,40PIN,CERAMIC |
|
| SN74LS612JDP4 | TI |
获取价格 |
IC,MEMORY MAPPER,LS-TTL,DIP,40PIN,CERAMIC |
|
| SN74LS612N | TI |
获取价格 |
12 I/O, PIA-GENERAL PURPOSE, PDIP40 |
|
采用MCU+MPU双处理器架构实现的创新应用设计探索
解读L9904TR手册资料：产品概述、主要功能、电气参数
芯片底部填充工艺：提升电子设备可靠性的关键步骤
REF03GPZ资料解读：主要特征、技术参数、应用场景
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
