5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74AS109N
SN74AS109N PDF预览

SN74AS109N

更新时间： 2024-10-01 13:13:47
品牌 Logo 应用领域
德州仪器 - TI 触发器
页数 文件大小 规格书
9页 137K
描述
Dual J-K Positive-Edge-Triggered Flip-Flops With Clear And Preset 16-PDIP 0 to 70

阅读下载

中文翻译

获取价格

SN74AS109N 技术参数

是否无铅：含铅是否Rohs认证：不符合
生命周期：ObsoleteReach Compliance Code：not_compliant
HTS代码：8542.39.00.01Factory Lead Time：1 week
风险等级：5.55Is Samacsys：N
系列：ASJESD-30 代码：R-PDIP-T16
长度：19.305 mm负载电容（CL）：50 pF
逻辑集成电路类型：J-KBAR FLIP-FLOP位数：2
功能数量：2端子数量：16
最高工作温度：70 °C最低工作温度：
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP16,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED最大电源电流（ICC）：17 mA
传播延迟（tpd）：9 ns认证状态：Not Qualified
座面最大高度：5.08 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：TTL温度等级：COMMERCIAL
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：7.62 mm
最小 fmax：105 MHzBase Number Matches：1

SN74AS109N 数据手册

 浏览型号SN74AS109N的Datasheet PDF文件第2页浏览型号SN74AS109N的Datasheet PDF文件第3页浏览型号SN74AS109N的Datasheet PDF文件第4页浏览型号SN74AS109N的Datasheet PDF文件第5页浏览型号SN74AS109N的Datasheet PDF文件第6页浏览型号SN74AS109N的Datasheet PDF文件第7页 
SN54ALS109A, SN54AS109A, SN74ALS109A, SN74AS109A  
DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS  
WITH CLEAR AND PRESET  
SDAS198B – APRIL 1982 – REVISED AUGUST 1995  
SN54ALS109A, SN54AS109A . . . J PACKAGE  
SN74ALS109A, SN74AS109A . . . D OR N PACKAGE  
• Package Options Include Plastic  
Small-Outline (D) Packages, Ceramic Chip  
Carriers (FK), and Standard Plastic (N) and  
Ceramic (J) 300-mil DIPs  
(TOP VIEW)  
1CLR  
1J  
V
CC  
2CLR  
2J  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
TYPICAL MAXIMUM TYPICAL POWER  
1K  
CLOCK  
FREQUENCY  
(MHz)  
DISSIPATION  
PER FLIP-FLOP  
(mW)  
TYPE  
1CLK  
1PRE  
1Q  
2K  
2CLK  
′ALS109A  
′AS109A  
50  
6
11 2PRE  
129  
29  
10  
9
1Q  
2Q  
2Q  
GND  
description  
These devices contain two independent J-K  
positive-edge-triggered flip-flops. A low level at  
the preset (PRE) or clear (CLR) inputs sets or  
resets the outputs regardless of the levels of the  
other inputs. When PRE and CLR are inactive  
(high), data at the J and K inputs meeting the  
setup-time requirements are transferred to the  
outputs on the positive-going edge of the clock  
(CLK) pulse. Clock triggering occurs at a voltage  
level and is not directly related to the rise time of  
the clock pulse. Following the hold-time interval,  
data at the J and K inputs can be changed without  
affecting the levels at the outputs. These versatile  
flip-flops can perform as toggle flip-flops by  
grounding K and tying J high. They also can  
perform as D-type flip-flops if J and K are tied  
together.  
SN54ALS109A, SN54AS109A . . . FK PACKAGE  
(TOP VIEW)  
3
2
1 20 19  
18  
1K  
1CLK  
NC  
4
5
6
7
8
2J  
17  
16  
15  
14  
2K  
NC  
1PRE  
1Q  
2CLK  
2PRE  
9 10 11 12 13  
NC – No internal connection  
The SN54ALS109A and SN54AS109A are characterized for operation over the full military temperature range  
of –55°C to 125°C. The SN74ALS109A and SN74AS109A are characterized for operation from 0°C to 70°C.  
FUNCTION TABLE  
INPUTS  
OUTPUTS  
PRE  
L
CLR  
H
CLK  
X
J
X
X
X
L
K
X
X
X
L
Q
H
L
Q
L
H
L
X
H
†
H
†
H
L
L
X
H
H
↑
L
H
H
H
↑
H
L
L
Toggle  
H
H
↑
H
H
X
Q0  
H
Q0  
L
H
H
↑
H
X
H
H
L
Q0  
Q0  
†
The output levels in this configuration are not specified to  
meet the minimum levels for V if the lows at PRE and  
OH  
maximum. Furthermore, this  
CLR are near  
V
IL  
configuration is nonstable; that is, it does not persist when  
either PRE or CLR returns to its inactive (high) level.  
Copyright 1995, Texas Instruments Incorporated  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...9

中文翻译

下载PDF

与SN74AS109N相关器件

型号 品牌 获取价格 描述 数据表
SN74AS10D TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74AS10DE4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74AS10DG4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74AS10DP3 ROCHESTER

获取价格

 		NAND Gate
SN74AS10DR TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74AS10DRE4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74AS10DRG4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATES
SN74AS10FN3 ROCHESTER

获取价格

 		NAND Gate
SN74AS10J ROCHESTER

获取价格

 		NAND Gate
SN74AS10J4 TI

获取价格

 		IC,LOGIC GATE,3 3-INPUT NAND,AS-TTL,DIP,14PIN,CERAMIC

与SN74AS109N相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证