5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74ACT74PWE4
SN74ACT74PWE4 PDF预览

SN74ACT74PWE4

更新时间： 2024-11-15 05:17:59
品牌 Logo 应用领域
德州仪器 - TI 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
16页 529K
描述
DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET

阅读下载

中文翻译

获取价格

SN74ACT74PWE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：GREEN, PLASTIC, TSSOP-14针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.15Is Samacsys：N
系列：ACTJESD-30 代码：R-PDSO-G14
JESD-609代码：e4长度：5 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：125000000 Hz最大I（ol）：0.024 A
湿度敏感等级：1位数：1
功能数量：2端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：260电源：5 V
传播延迟（tpd）：13 ns认证状态：Not Qualified
座面最大高度：1.2 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：POSITIVE EDGE
宽度：4.4 mm最小 fmax：125 MHz
Base Number Matches：1

SN74ACT74PWE4 数据手册

 浏览型号SN74ACT74PWE4的Datasheet PDF文件第2页浏览型号SN74ACT74PWE4的Datasheet PDF文件第3页浏览型号SN74ACT74PWE4的Datasheet PDF文件第4页浏览型号SN74ACT74PWE4的Datasheet PDF文件第5页浏览型号SN74ACT74PWE4的Datasheet PDF文件第6页浏览型号SN74ACT74PWE4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅ ꢆꢇ ꢃ ꢈ ꢀꢁꢇ ꢃꢄ ꢅꢆ ꢇꢃ  
ꢉꢊꢄ ꢋ ꢌꢍ ꢀꢎ ꢆ ꢎꢏꢐ ꢑꢐꢉꢒ ꢐꢑꢆ ꢓꢎ ꢒ ꢒꢐ ꢓꢐꢉ ꢉꢑꢆ ꢔꢌ ꢐ ꢕ ꢋꢎ ꢌ ꢑꢕ ꢋꢍ ꢌꢀ  
ꢖ ꢎꢆ ꢗ ꢅꢋ ꢐꢄꢓ ꢄꢁꢉ ꢌ ꢓꢐ ꢀ ꢐꢆ  
SCAS520H − AUGUST 1995 − REVISED OCTOBER 2003  
D
D
4.5-V to 5.5-V V  
Operation  
D
Max t of 10.5 ns at 5 V  
pd  
Inputs Are TTL-Voltage Compatible  
CC  
Inputs Accept Voltages to 5.5 V  
D
SN54ACT74 . . . J OR W PACKAGE  
SN74ACT74 . . . D, DB, N, NS, OR PW PACKAGE  
(TOP VIEW)  
SN54ACT74 . . . FK PACKAGE  
(TOP VIEW)  
1CLR  
1D  
V
CC  
13 2CLR  
12 2D  
1
2
3
4
5
6
7
14  
3
2
1
20 19  
18  
2D  
1CLK  
NC  
1CLK  
1PRE  
1Q  
4
5
6
7
8
NC  
17  
16  
15  
14  
11  
10  
9
2CLK  
2PRE  
2Q  
2CLK  
NC  
1PRE  
NC  
1Q  
2PRE  
1Q  
8
GND  
2Q  
9 10 11 12 13  
NC − No internal connection  
description/ordering information  
The ’ACT74 dual positive-edge-triggered devices are D-type flip-flops.  
A low level at the preset (PRE) or clear (CLR) input sets or resets the outputs, regardless of the levels of the  
other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup-time  
requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs  
at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold-time interval,  
data at D can be changed without affecting the levels at the outputs.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP − N  
SOIC − D  
Tube  
SN74ACT74N  
SN74ACT74N  
Tube  
SN74ACT74D  
ACT74  
Tape and reel  
Tape and reel  
Tape and reel  
Tube  
SN74ACT74DR  
SN74ACT74NSR  
SN74ACT74DBR  
SN74ACT74PW  
SN74ACT74PWR  
SNJ54ACT74J  
SNJ54ACT74W  
SNJ54ACT74FK  
SOP − NS  
ACT74  
AD74  
−40°C to 85°C  
SSOP − DB  
TSSOP − PW  
AD74  
Tape and reel  
Tube  
CDIP − J  
CFP − W  
LCCC − FK  
SNJ54ACT74J  
SNJ54ACT74W  
SNJ54ACT74FK  
Tube  
−55°C to 125°C  
Tube  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are  
available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢌ
ꢌ
ꢓ
ꢍ
ꢧ
ꢉ
ꢢ
ꢞ
ꢊ
ꢅ
ꢠ
ꢆ
ꢡ
ꢫ
ꢎ
ꢛ
ꢍ
ꢙ
ꢜ
ꢁ
ꢚ
ꢉ
ꢄ
ꢆ
ꢄ
ꢘ
ꢙ
ꢣ
ꢢ
ꢚ
ꢛ
ꢡ
ꢡ
ꢜ
ꢝ
ꢞ
ꢞ
ꢙ
ꢟ
ꢟ
ꢘ
ꢘ
ꢤ
ꢛ
ꢛ
ꢜ
ꢙ
ꢙ
ꢛ
ꢘ
ꢠ
ꢠ
ꢤ
ꢠ
ꢡ
ꢢ
ꢜ
ꢜ
ꢣ
ꢣ
ꢙ
ꢟ
ꢞ
ꢝ
ꢠ
ꢠ
ꢠ
ꢙ
ꢛ
ꢚ
ꢤ
ꢢ
ꢥ
ꢠ
ꢠ
ꢦ
ꢘ
ꢡ
ꢞ
ꢠ
ꢟ
ꢘ
ꢟ
ꢬ
ꢛ
ꢜ
ꢙ
ꢢ
ꢧ
ꢞ
ꢙ
ꢧ
ꢟ
ꢟ
ꢣ
ꢠ
ꢣ
ꢨ
Copyright 2003, Texas Instruments Incorporated  
ꢍ ꢙ ꢤ ꢜ ꢛꢧ ꢢꢡ ꢟꢠ ꢡꢛ ꢝꢤ ꢦꢘ ꢞꢙ ꢟ ꢟꢛ ꢮꢎ ꢋꢑ ꢌꢓ ꢕ ꢑꢯꢰꢂ ꢯꢂꢈ ꢞꢦꢦ ꢤꢞ ꢜ ꢞ ꢝꢣ ꢟꢣꢜ ꢠ ꢞ ꢜ ꢣ ꢟꢣ ꢠꢟꢣ ꢧ  
ꢜ
ꢛ
ꢡ
ꢟ
ꢛ
ꢜ
ꢝ
ꢟ
ꢛ
ꢠ
ꢤ
ꢘ
ꢚ
ꢘ
ꢡ
ꢣ
ꢜ
ꢟ
ꢩ
ꢟ
ꢣ
ꢜ
ꢛ
ꢚ
ꢆ
ꢣ
ꢪ
ꢞ
ꢎ
ꢙ
ꢝ
ꢣ
ꢠ
ꢟ
ꢞ
ꢙ
ꢧ
ꢜ
ꢧ
ꢞ
ꢟ ꢣ ꢠ ꢟꢘ ꢙꢭ ꢛꢚ ꢞ ꢦꢦ ꢤꢞ ꢜ ꢞ ꢝ ꢣ ꢟ ꢣ ꢜ ꢠ ꢨ  
ꢜ
ꢞ
ꢙ
ꢟ
ꢬ
ꢨ
ꢌ
ꢜ
ꢛ
ꢧ
ꢟ
ꢘ
ꢛ
ꢡ
ꢣ
ꢠ
ꢘ
ꢙ
ꢭ
ꢧ
ꢛ
ꢣ
ꢛ
ꢟ
ꢙ
ꢣ
ꢡ
ꢣ
ꢠ
ꢞ
ꢜ
ꢘ
ꢦ
ꢘ
ꢙ
ꢡ
ꢦ
ꢢ
ꢢ ꢙꢦ ꢣꢠꢠ ꢛ ꢟꢩꢣ ꢜ ꢫꢘ ꢠꢣ ꢙ ꢛꢟꢣ ꢧꢨ ꢍ ꢙ ꢞꢦ ꢦ ꢛ ꢟꢩꢣ ꢜ ꢤꢜ ꢛ ꢧꢢꢡ ꢟꢠ ꢈ ꢤꢜ ꢛ ꢧꢢꢡ ꢟꢘꢛ ꢙ  
ꢟ
ꢤ
ꢜ
ꢛ
ꢡ
ꢣ
ꢠ
ꢠ
ꢘ
ꢙ
ꢭ
ꢧ
ꢛ
ꢣ
ꢠ
ꢙ
ꢛ
ꢟ
ꢙ
ꢣ
ꢡ
ꢣ
ꢠ
ꢠ
ꢞ
ꢜ
ꢘ
ꢦ
ꢬ
ꢘ
ꢙ
ꢡ
ꢦ
ꢢ
ꢧ
ꢣ
ꢟ
ꢣ
ꢠ
ꢘ
ꢙ
ꢭ
ꢛ
ꢚ
ꢞ
ꢦ
ꢦ
ꢤ
ꢞ
ꢜ
ꢞ
ꢝ
ꢣ
ꢟ
ꢣ
ꢜ
ꢠ
ꢨ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...16

中文翻译

下载PDF

与SN74ACT74PWE4相关器件

型号 品牌 获取价格 描述 数据表
SN74ACT74PWG4 ROCHESTER

获取价格

 		D Flip-Flop, ACT Series, 2-Func, Positive Edge Triggered, 1-Bit, Complementary Output, CMO
SN74ACT74PWG4 TI

获取价格

 		ACT SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, GREEN,
SN74ACT74PWLE TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74ACT74PWR TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74ACT74PWRE4 TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74ACT74PWRG4 TI

获取价格

 		Dual Positive-Edge-Triggered D-Type Flip-Flops With Clear and Preset 14-TSSOP -40 to 85
SN74ACT7541 TI

获取价格

 		具有开漏输出的八通道 4.5V 至 5.5V 缓冲器
SN74ACT7541-Q1 TI

获取价格

 		具有开漏输出的汽车级八通道 4.5V 至 5.5V 缓冲器
SN74ACT7541QPWRQ1 TI

获取价格

 		具有开漏输出的汽车级八通道 4.5V 至 5.5V 缓冲器 | PW | 20 | -40
SN74ACT7801 TI

获取价格

 		1024x18 CLOCKED FIRST-IN, FIRST-OUT MEMORY

与SN74ACT74PWE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证