5秒后页面跳转
| 是否Rohs认证： | 不符合 | 生命周期： | Obsolete |
| Reach Compliance Code： | not_compliant | 风险等级： | 5.75 |
| Is Samacsys： | N | JESD-30 代码： | R-PDIP-T14 |
| 端子数量： | 14 | 最高工作温度： | 70 °C |
| 最低工作温度： | 封装主体材料： | PLASTIC/EPOXY | |
| 封装代码： | DIP | 封装等效代码： | DIP14,.3 |
| 封装形状： | RECTANGULAR | 封装形式： | IN-LINE |
| 子类别： | Gates | 表面贴装： | NO |
| 技术： | TTL | 温度等级： | COMMERCIAL |
| 端子形式： | THROUGH-HOLE | 端子节距： | 2.54 mm |
| 端子位置： | DUAL | Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| SN7470 | TI |
获取价格 |
AND-GATED J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR |
|
| SN7470J | TI |
获取价格 |
TTL/H/L SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERAM |
|
| SN7470J-00 | TI |
获取价格 |
TTL/H/L SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERAM |
|
| SN7470J4 | ROCHESTER |
获取价格 |
J-K Flip-Flop |
|
| SN7470JP4 | TI |
获取价格 |
IC IC,FLIP-FLOP,SINGLE,J/K TYPE,STD-TTL,DIP,14PIN,CERAMIC, FF/Latch |
|
| SN7470N | TI |
获取价格 |
AND-GATED J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH PRESET AND CLEAR |
|
| SN7470N-00 | TI |
获取价格 |
TTL/H/L SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, DIP-1 |
|
| SN7470N1 | ROCHESTER |
获取价格 |
J-K Flip-Flop |
|
| SN7470N-10 | TI |
获取价格 |
TTL/H/L SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, DIP-1 |
|
| SN7470N3 | ROCHESTER |
获取价格 |
J-K Flip-Flop |
|
解析光耦仿真器：升级光耦合器技术的必要性
英伟达新一代Blackwell GPU过热问题致交付延迟
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
