Contents
NANDxxxxMx
Contents
1
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1
1.2
NAND flash memory component . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
LPSDRAM component . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2
Signals description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.1
2.2
2.3
2.4
2.5
2.6
2.7
2.8
2.9
Flash memory inputs/outputs (I/O0-I/O7) . . . . . . . . . . . . . . . . . . . . . . . . . 16
Flash memory inputs/outputs (I/O8-I/O15) . . . . . . . . . . . . . . . . . . . . . . . . 16
Flash memory Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . 16
Flash memory Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . 16
Flash memory Chip Enable (EF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Flash memory Read Enable (R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Flash memory Write Enable (WF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Flash memory Write Protect (WP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Flash memory Ready/Busy (RB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.10 Flash memory VDDF supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.11 Flash memory VSSF ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.12 LPSDRAM address inputs (A0-A12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.13 LPSDRAM bank select address inputs (BA0-BA1) . . . . . . . . . . . . . . . . . 18
2.14 LPSDRAM data inputs/outputs (DQ0-DQ15 and DQ16-DQ31) . . . . . . . . 18
2.15 LPSDRAM Chip Select (ED) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.16 LPSDRAM Column Address Strobe (CAS) . . . . . . . . . . . . . . . . . . . . . . . 18
2.17 LPSDRAM Row Address Strobe (RAS) . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.18 LPSDRAM Write Enable (WD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.19 LPSDRAM Clock Input (K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.20 LPSDRAM Clock Input (K) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.21 LPSDRAM Clock Enable (KE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.22 Lower/Upper Data Read/Write Strobe input/output (LDQS, UDQS) . . . . 19
2.23 LPSDRAM data input/output mask pins (DQM0, DQM1, DQM2, DQM3) 19
2.24 LPSDRAM VDDD supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.25 LPSDRAM VDDQD supply voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.26 LPSDRAM VSSD ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2/32