Datasheet > 存储 > SRAM> N02L163WN1AB1-55I

N02L163WN1AB1-55I

更新时间： 2024-02-18 15:44:58

品牌	Logo	应用领域
NANOAMP		存储内存集成电路静态存储器
页数	文件大小	规格书
11页	264K
描述
2Mb Ultra-Low Power Asynchronous CMOS SRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

N02L163WN1AB1-55I 技术参数

是否Rohs认证：	符合	生命周期：	Contact Manufacturer
包装说明：	FBGA, BGA48,6X8,30	Reach Compliance Code：	unknown
风险等级：	5.8	Is Samacsys：	N
最长访问时间：	55 ns	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B48	内存密度：	2097152 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	16
端子数量：	48	字数：	131072 words
字数代码：	128000	工作模式：	ASYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	128KX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	FBGA
封装等效代码：	BGA48,6X8,30	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, FINE PITCH	并行/串行：	PARALLEL
电源：	2.5/3 V	认证状态：	Not Qualified
最大待机电流：	0.00001 A	最小待机电流：	1.8 V
子类别：	SRAMs	最大压摆率：	0.016 mA
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	BALL
端子节距：	0.75 mm	端子位置：	BOTTOM
Base Number Matches：	1

N02L163WN1AB1-55I 数据手册

浏览型号N02L163WN1AB1-55I的Datasheet PDF文件第3页

浏览型号N02L163WN1AB1-55I的Datasheet PDF文件第4页

浏览型号N02L163WN1AB1-55I的Datasheet PDF文件第5页

浏览型号N02L163WN1AB1-55I的Datasheet PDF文件第7页

浏览型号N02L163WN1AB1-55I的Datasheet PDF文件第8页

浏览型号N02L163WN1AB1-55I的Datasheet PDF文件第9页

NanoAmp Solutions, Inc.

Timing Test Conditions

N02L163WN1A

Item

0.1V_CCto 0.9 V_CC

Input Pulse Level

Input Rise and Fall Time

Input and Output Timing Reference Levels

Output Load

5ns

0.5 V_CC

CL = 30pF

-40 to +85 ^oC

Operating Temperature

Timing

2.3 - 3.6 V

2.7 - 3.6 V

Item

Symbol

Units

Min.

Max.

Min.

Max.

t_RC

t_AA

t_CO

t_OE

Read Cycle Time

Address Access Time

Chip Enable to Valid Output

Output Enable to Valid Output

Byte Select to Valid Output

Chip Enable to Low-Z output

Output Enable to Low-Z Output

Byte Select to Low-Z Output

Chip Disable to High-Z Output

Output Disable to High-Z Output

Byte Select Disable to High-Z Output

Output Hold from Address Change

Write Cycle Time

_LB, t_UB

t_LZ

t_OLZ

t_LBZ, t_UBZ

t_HZ

t_OHZ

_LBHZ, t_UBHZ

t_OH

t_WC

t_CW

Chip Enable to End of Write

Address Valid to End of Write

Byte Select to End of Write

Write Pulse Width

t_AW

t_LBW, t_UBW

t_WP

t_AS

Address Setup Time

t_WR

Write Recovery Time

t_WHZ

t_DW

Write to High-Z Output

Data to Write Time Overlap

Data Hold from Write Time

End Write to Low-Z Output

t_DH

t_OW

(DOC# 14-02-014 REV L ECN# 01-1000)

The specifications of this device are subject to change without notice. For latest documentation see http://www.nanoamp.com.

1...3 4 567 8 9...11

下载PDF

与N02L163WN1AB1-55I相关器件

型号	品牌	描述	获取价格	数据表
N02L163WN1AB1-70I	NANOAMP	Standard SRAM, 128KX16, 70ns, CMOS, PBGA48	获取价格
N02L163WN1AB-55I	NANOAMP	2Mb Ultra-Low Power Asynchronous CMOS SRAM	获取价格
N02L163WN1AT	NANOAMP	2Mb Ultra-Low Power Asynchronous CMOS SRAM	获取价格
N02L163WN1AT2	NANOAMP	2Mb Ultra-Low Power Asynchronous CMOS SRAM	获取价格
N02L163WN1AT2-55I	NANOAMP	2Mb Ultra-Low Power Asynchronous CMOS SRAM	获取价格
N02L163WN1AT-55I	NANOAMP	2Mb Ultra-Low Power Asynchronous CMOS SRAM	获取价格