5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> MM54C74J
MM54C74J PDF预览

MM54C74J

更新时间： 2024-01-03 05:12:06
品牌 Logo 应用领域
美国国家半导体 - NSC 触发器
页数 文件大小 规格书
6页 123K
描述
Dual D Flip-Flop

阅读下载

中文翻译

获取价格

MM54C74J 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
包装说明：DIP, DIP14,.3Reach Compliance Code：unknown
风险等级：5.92JESD-30 代码：R-XDIP-T14
JESD-609代码：e0逻辑集成电路类型：D FLIP-FLOP
功能数量：2端子数量：14
最高工作温度：125 °C最低工作温度：-55 °C
封装主体材料：CERAMIC封装代码：DIP
封装等效代码：DIP14,.3封装形状：RECTANGULAR
封装形式：IN-LINE电源：5/15 V
认证状态：Not Qualified筛选级别：MIL-STD-883 Class B (Modified)
子类别：FF/Latches表面贴装：NO
技术：CMOS温度等级：MILITARY
端子面层：Tin/Lead (Sn/Pb)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
触发器类型：POSITIVE EDGEBase Number Matches：1

MM54C74J 数据手册

 浏览型号MM54C74J的Datasheet PDF文件第2页浏览型号MM54C74J的Datasheet PDF文件第3页浏览型号MM54C74J的Datasheet PDF文件第4页浏览型号MM54C74J的Datasheet PDF文件第5页浏览型号MM54C74J的Datasheet PDF文件第6页 
February 1988  
MM54C74/MM74C74 Dual D Flip-Flop  
General Description  
Y
Low power  
50 nW (typ.)  
10 MHz (typ.)  
with 10V supply  
The MM54C74/MM74C74 dual D flip-flop is a monolithic  
complementary MOS (CMOS) integrated circuit constructed  
with N- and P-channel enhancement transistors. Each flip-  
flop has independent data, preset, clear and clock inputs  
and Q and Q outputs. The logic level present at the data  
input is transferred to the output during the positive going  
transition of the clock pulse. Preset or clear is independent  
of the clock and accomplished by a low level at the preset  
or clear input.  
Y
Medium speed operation  
Applications  
Y
Automotive  
Y
Data terminals  
Y
Instrumentation  
Y
Medical electronics  
Y
Alarm system  
Features  
Y
Y
Industrial electronics  
Supply voltage range  
3V to 15V  
2
Drive 2 LPT L loads  
Y
Remote metering  
Y
Y
Tenth power TTL compatible  
High noise immunity  
Y
Computers  
0.45 V  
CC  
(typ.)  
Logic Diagram  
TL/F/5885–1  
Truth Table  
Connection Diagram  
Dual-In-Line Package  
Preset  
Clear  
Q
n
Q
n
0
0
1
1
0
1
0
1
0
0
1
0
0
1
*Q  
*Q  
n
n
*No change in output from previous state.  
Order Number MM54C74 or MM74C74  
TL/F/5885–2  
Top View  
Note: A logic ‘‘0’’ on clear sets Q to logic ‘‘0’’.  
A logic ‘‘0’’ on preset sets Q to logic ‘‘1’’.  
C
1995 National Semiconductor Corporation  
TL/F/5885  
RRD-B30M105/Printed in U. S. A.  
123456

中文翻译

下载PDF

与MM54C74J相关器件

型号 品牌 获取价格 描述 数据表
MM54C74J/883 NSC

获取价格

 		IC CMOS SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, FF
MM54C74J/883 TI

获取价格

 		CMOS SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14
MM54C74J/883B TI

获取价格

 		IC,FLIP-FLOP,DUAL,D TYPE,CMOS,DIP,14PIN,CERAMIC
MM54C74J-MIL TI

获取价格

 		IC,FLIP-FLOP,DUAL,D TYPE,CMOS,DIP,14PIN,CERAMIC
MM54C74N NSC

获取价格

 		Dual D Flip-Flop
MM54C76D/883 NSC

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,CMOS,DIP,16PIN,CERAMIC
MM54C76D/883C NSC

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,CMOS,DIP,16PIN,CERAMIC
MM54C76J/883 NSC

获取价格

 		CMOS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP16, CER
MM54C76J/883B NSC

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,CMOS,DIP,16PIN,CERAMIC
MM54C76W NSC

获取价格

 		IC CMOS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDFP16,

与MM54C74J相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证