5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> MC100EP51DTR2G
MC100EP51DTR2G PDF预览

MC100EP51DTR2G

更新时间： 2024-09-28 05:22:23
品牌 Logo 应用领域
安森美 - ONSEMI 触发器时钟
页数 文件大小 规格书
11页 155K
描述
3.3V / 5V ECL D Flip−Flop with Reset and Differential Clock

阅读下载

中文翻译

获取价格

MC100EP51DTR2G 技术参数

是否无铅： 不含铅生命周期：Active
零件包装代码：SOIC包装说明：TSSOP, TSSOP8,.19
针数：8Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.4
其他特性：NECL MODE: VCC = 0V WITH VEE = -3V TO -5.5V系列：100E
JESD-30 代码：S-PDSO-G8JESD-609代码：e3
长度：3 mm逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：3000000000 Hz湿度敏感等级：3
位数：1功能数量：1
端子数量：8最高工作温度：85 °C
最低工作温度：-40 °C输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP8,.19封装形状：SQUARE
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：-4.5 V
最大电源电流（ICC）：47 mAProp。Delay @ Nom-Sup：0.5 ns
传播延迟（tpd）：0.45 ns认证状态：Not Qualified
座面最大高度：1.1 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：ECL温度等级：INDUSTRIAL
端子面层：Tin (Sn)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：40触发器类型：POSITIVE EDGE
宽度：3 mmBase Number Matches：1

MC100EP51DTR2G 数据手册

 浏览型号MC100EP51DTR2G的Datasheet PDF文件第2页浏览型号MC100EP51DTR2G的Datasheet PDF文件第3页浏览型号MC100EP51DTR2G的Datasheet PDF文件第4页浏览型号MC100EP51DTR2G的Datasheet PDF文件第5页浏览型号MC100EP51DTR2G的Datasheet PDF文件第6页浏览型号MC100EP51DTR2G的Datasheet PDF文件第7页 
MC10EP51, MC100EP51  
3.3V / 5VꢀECL D Flip−Flop  
with Reset and Differential  
Clock  
Description  
http://onsemi.com  
MARKING DIAGRAMS*  
The MC10/100EP51 is a differential clock D flip−flop with reset.  
The device is functionally equivalent to the EL51 and LVEL51  
devices.  
The reset input is an asynchronous, level triggered signal. Data  
enters the master portion of the flip−flop when the clock is LOW and is  
transferred to the slave, and thus the outputs, upon a positive transition  
of the clock. The differential clock inputs of the EP51 allow the device  
to be used as a negative edge triggered flip-flop.  
8
8
8
HEP51  
ALYW  
G
KEP51  
ALYW  
G
1
SOIC−8  
D SUFFIX  
CASE 751  
1
1
The differential input employs clamp circuitry to maintain stability  
under open input conditions. When left open, the CLK input will be  
pulled down to V and the CLK input will be biased at V /2.  
EE  
CC  
The 100 Series contains temperature compensation.  
8
1
8
1
8
1
HP51  
KP51  
Features  
ALYWG  
ALYWG  
• 350 ps Typical Propagation Delay  
• Maximum Frequency > 3 GHz Typical  
TSSOP−8  
DT SUFFIX  
CASE 948R  
G
G
• PECL Mode Operating Range: V = 3.0 V to 5.5 V  
CC  
with V = 0 V  
EE  
• NECL Mode Operating Range: V = 0 V  
CC  
with V = −3.0 V to −5.5 V  
EE  
• Open Input Default State  
• Safety Clamp on Inputs  
• Pb−Free Packages are Available  
1
4
1
4
DFN8  
MN SUFFIX  
CASE 506AA  
H
K
= MC10  
= MC100  
A
L
= Assembly Location  
= Wafer Lot  
5S = MC10  
3N = MC100  
Y
W
G
= Year  
= Work Week  
= Pb−Free Package  
M
= Date Code  
(Note: Microdot may be in either location)  
*For additional marking information, refer to  
Application Note AND8002/D.  
ORDERING INFORMATION  
See detailed ordering and shipping information in the package  
dimensions section on page 8 of this data sheet.  
©
Semiconductor Components Industries, LLC, 2006  
1
Publication Order Number:  
November, 2006 − Rev. 6  
MC10EP51/D  
1234567...11

中文翻译

下载PDF

MC100EP51DTR2G 替代型号

型号 品牌 替代类型 描述 数据表
MC10EP52DR2G ONSEMI

完全替代

 3.3V / 5V ECL Differential Data and Clock D Flip−Flop
MC10EP51DTR2G ONSEMI

完全替代

 3.3V / 5V ECL D Flip−Flop with Reset and Differential Clock
MC100EP51DTR2 ONSEMI

完全替代

 3.3V / 5V ECL D Flip-Flop with Reset and Differential Clock

与MC100EP51DTR2G相关器件

型号 品牌 获取价格 描述 数据表
MC100EP51MNR4G ONSEMI

获取价格

 		3.3V / 5V ECL D Flip−Flop with Reset and Differential Clock
MC100EP52 ONSEMI

获取价格

 		3.3V / 5V ECL Differential Receiver/Driver with Internal Termination Data and Clock D Flip
MC100EP52D ONSEMI

获取价格

 		3.3V / 5V ECL Differential Receiver/Driver with Internal Termination Data and Clock D Flip
MC100EP52DG ONSEMI

获取价格

 		3.3V / 5V ECL Differential Data and Clock D Flip−Flop
MC100EP52DR2 ONSEMI

获取价格

 		3.3V / 5V ECL Differential Receiver/Driver with Internal Termination Data and Clock D Flip
MC100EP52DR2G ONSEMI

获取价格

 		3.3V / 5V ECL Differential Data and Clock D Flip−Flop
MC100EP52DT ONSEMI

获取价格

 		3.3V / 5V ECL Differential Receiver/Driver with Internal Termination Data and Clock D Flip
MC100EP52DTG ONSEMI

获取价格

 		3.3V / 5V ECL Differential Data and Clock D Flip−Flop
MC100EP52DTR2 ONSEMI

获取价格

 		3.3V / 5V ECL Differential Receiver/Driver with Internal Termination Data and Clock D Flip
MC100EP52DTR2G ONSEMI

获取价格

 		3.3V / 5V ECL Differential Data and Clock D Flip−Flop

与MC100EP51DTR2G相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证