5秒后页面跳转
MC100E155FN PDF预览

MC100E155FN

更新时间: 2024-11-18 22:34:39
品牌 Logo 应用领域
摩托罗拉 - MOTOROLA 触发器锁存器逻辑集成电路
页数 文件大小 规格书
4页 109K
描述
6-BIT 2:1 MUX-LATCH

MC100E155FN 技术参数

生命周期:Transferred零件包装代码:QLCC
包装说明:QCCJ, LDCC28,.5SQ针数:28
Reach Compliance Code:unknownHTS代码:8542.39.00.01
风险等级:5.45Is Samacsys:N
其他特性:SIX 2:1 MUX FOLLOWED BY LATCH; WITH DUAL LATCH ENABLE系列:100E
JESD-30 代码:S-PQCC-J28JESD-609代码:e0
长度:11.505 mm逻辑集成电路类型:D LATCH
位数:6功能数量:1
输入次数:2端子数量:28
最高工作温度:85 °C最低工作温度:
输出特性:OPEN-EMITTER输出极性:TRUE
封装主体材料:PLASTIC/EPOXY封装代码:QCCJ
封装等效代码:LDCC28,.5SQ封装形状:SQUARE
封装形式:CHIP CARRIER电源:-4.5 V
最大电源电流(ICC):117 mAProp。Delay @ Nom-Sup:0.7 ns
传播延迟(tpd):0.75 ns认证状态:Not Qualified
座面最大高度:4.57 mm子类别:Multiplexer/Demultiplexers
表面贴装:YES技术:ECL
温度等级:OTHER端子面层:Tin/Lead (Sn/Pb)
端子形式:J BEND端子节距:1.27 mm
端子位置:QUAD触发器类型:LOW LEVEL
宽度:11.505 mmBase Number Matches:1

MC100E155FN 数据手册

 浏览型号MC100E155FN的Datasheet PDF文件第2页浏览型号MC100E155FN的Datasheet PDF文件第3页浏览型号MC100E155FN的Datasheet PDF文件第4页 
SEMICONDUCTOR TECHNICAL DATA  
The MC10E/100E155 contains six 2:1 multiplexers followed by  
transparent latches with single-ended outputs. When both Latch Enables  
(LEN1, LEN2) are LOW, the latch is transparent, and output data is  
controlled by the multiplexer select control, SEL. A logic HIGH on either  
LEN1 or LEN2 (or both) latches the outputs. The Master Reset (MR)  
overrides all other controls to set the Q outputs LOW.  
6-BIT 2:1  
MUX-LATCH  
850ps Max. LEN to Output  
825ps Max. D to Output  
Single-Ended Outputs  
Asynchronous Master Reset  
Dual Latch-Enables  
Extended 100E V  
Range of – 4.2V to – 5.46V  
75kInput Pulldown Resistors  
EE  
Pinout: 28-Lead PLCC (Top View)  
D a  
5
D b  
4
D a  
4
D b  
3
D a  
3
NC  
V
FN SUFFIX  
PLASTIC PACKAGE  
CASE 776-02  
CCO  
25  
24  
23  
22  
21  
20  
19  
18  
D b  
5
Q
Q
V
26  
5
17  
16  
15  
14  
13  
LEN1  
LEN2  
27  
28  
4
LOGIC DIAGRAM  
Q
Q
Q
Q
D a  
0
Q
Q
Q
CC  
0
1
2
D
MUX  
SEL  
EN  
R
R
R
V
D b  
0
1
2
Q
EE  
3
2
MR  
Q
V
D a  
1
MUX  
SEL  
D
EN  
SEL  
3
D b  
1
CCO  
D a  
0
4
12  
Q
1
D a  
2
D
MUX  
SEL  
EN  
5
6
D a  
7
D b  
8
D a  
9
D b  
10  
11  
D b  
2
D b  
0
V
Q
0
1
1
2
2
CCO  
D a  
3
Q
Q
Q
MUX  
SEL  
3
4
5
D
* All V  
and V  
CCO  
pins are tied together on the die.  
CC  
EN  
R
R
R
D b  
3
D a  
4
Q
Q
PIN NAMES  
D
MUX  
SEL  
EN  
Pin  
Function  
D b  
4
D a – D  
Input Data a  
Input Data b  
Data Select Input  
Latch Enables  
Master Reset  
Outputs  
0
0
SEL  
04  
D a  
5
D b – D b  
4
D
MUX  
SEL  
EN  
LEN1, LEN2  
MR  
D b  
5
Q
– Q  
4
0
SEL  
TRUTH TABLE  
SEL  
LEN1  
LEN2  
Data  
MR  
H
L
a
b
5/95  
REV 3  
Motorola, Inc. 1996  

与MC100E155FN相关器件

型号 品牌 获取价格 描述 数据表
MC100E155FNR2 ONSEMI

获取价格

5V ECL 6−Bit 2:1 Mux−Latch
MC100E156 ONSEMI

获取价格

3-BIT 4:1 MUX-LATCH
MC100E156FN ONSEMI

获取价格

5V ECL 3-Bit 4:1 Mux-Latch
MC100E156FN MOTOROLA

获取价格

3-BIT 4:1 MUX-LATCH
MC100E157 ONSEMI

获取价格

5 V ECL Quad 2:1 Multiplexer
MC100E157 MOTOROLA

获取价格

QUAD 2:1 MULTIPLEXER
MC100E157FN MOTOROLA

获取价格

QUAD 2:1 MULTIPLEXER
MC100E157FN ONSEMI

获取价格

5 V ECL Quad 2:1 Multiplexer
MC100E157FNG ONSEMI

获取价格

5 V ECL Quad 2:1 Multiplexer
MC100E157FNR2 MOTOROLA

获取价格

QUAD 2:1 MULTIPLEXER