5秒后页面跳转
捷配首页

Datasheet > K4S641632H-UL700
K4S641632H-UL700 PDF预览

K4S641632H-UL700

更新时间： 2024-02-06 01:20:42
品牌 Logo 应用领域
三星 - SAMSUNG 动态存储器光电二极管内存集成电路
页数 文件大小 规格书
14页 144K
描述
Synchronous DRAM, 4MX16, 6ns, CMOS, PDSO54, LEAD FREE, TSOP2-54

阅读下载

获取价格

K4S641632H-UL700 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：TSOP2包装说明：TSOP2,
针数：54Reach Compliance Code：compliant
ECCN代码：EAR99HTS代码：8542.32.00.02
风险等级：5.29访问模式：FOUR BANK PAGE BURST
最长访问时间：6 ns其他特性：AUTO/SELF REFRESH
JESD-30 代码：R-PDSO-G54JESD-609代码：e6
长度：22.22 mm内存密度：67108864 bit
内存集成电路类型：SYNCHRONOUS DRAM内存宽度：16
湿度敏感等级：3功能数量：1
端口数量：1端子数量：54
字数：4194304 words字数代码：4000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：4MX16
封装主体材料：PLASTIC/EPOXY封装代码：TSOP2
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE
峰值回流温度（摄氏度）：260认证状态：Not Qualified
座面最大高度：1.2 mm自我刷新：YES
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Bismuth (Sn/Bi)端子形式：GULL WING
端子节距：0.8 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：10.16 mm
Base Number Matches：1

K4S641632H-UL700 数据手册

 浏览型号K4S641632H-UL700的Datasheet PDF文件第3页浏览型号K4S641632H-UL700的Datasheet PDF文件第4页浏览型号K4S641632H-UL700的Datasheet PDF文件第5页浏览型号K4S641632H-UL700的Datasheet PDF文件第7页浏览型号K4S641632H-UL700的Datasheet PDF文件第8页浏览型号K4S641632H-UL700的Datasheet PDF文件第9页 
SDRAM 64Mb H-die (x4, x8, x16)  
CMOS SDRAM  
PIN CONFIGURATION (Top view)  
x8  
x4  
x4  
x8  
x16  
x16  
VDD  
DQ0  
VDDQ  
DQ1  
DQ2  
VSSQ  
DQ3  
DQ4  
VDDQ  
DQ5  
DQ6  
VSSQ  
DQ7  
VDD  
LDQM  
WE  
CAS  
RAS  
CS  
BA0  
BA1  
VDD  
DQ0  
VDDQ  
N.C  
DQ1  
VSSQ  
N.C  
DQ2  
VDDQ  
N.C  
DQ3  
VSSQ  
N.C  
VDD  
N.C  
WE  
CAS  
RAS  
CS  
BA0  
BA1  
VDD  
N.C  
VDDQ  
N.C  
DQ0  
VSSQ  
N.C  
N.C  
VDDQ  
N.C  
DQ1  
VSSQ  
N.C  
VDD  
N.C  
1
2
3
4
5
6
7
8
VSS  
N.C  
VSSQ  
N.C  
DQ3  
VDDQ  
N.C  
N.C  
VSSQ  
N.C  
DQ2  
VDDQ  
N.C  
VSS  
VSS  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
DQ7  
VSSQ  
N.C  
DQ6  
VDDQ  
N.C  
DQ5  
VSSQ  
N.C  
DQ4  
VDDQ  
N.C  
DQ15  
VSSQ  
DQ14  
DQ13  
VDDQ  
DQ12  
DQ11  
VSSQ  
DQ10  
DQ9  
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
VDDQ  
DQ8  
VSS  
VSS  
VSS  
N.C/RFU N.C/RFU N.C/RFU  
WE  
DQM  
CLK  
CKE  
N.C  
A11  
A9  
A8  
A7  
A6  
A5  
DQM  
CLK  
CKE  
N.C  
A11  
A9  
A8  
A7  
A6  
A5  
UDQM  
CLK  
CKE  
N.C  
A11  
A9  
A8  
A7  
A6  
A5  
CAS  
RAS  
CS  
BA0  
BA1  
A10/AP A10/AP A10/AP  
A0  
A1  
A2  
A3  
VDD  
A0  
A1  
A2  
A3  
VDD  
A0  
A1  
A2  
A3  
VDD  
54Pin TSOP (II)  
(400mil x 875mil)  
(0.8 mm Pin pitch)  
A4  
VSS  
A4  
VSS  
A4  
VSS  
PIN FUNCTION DESCRIPTION  
Pin  
Name  
System clock  
Input Function  
Active on the positive going edge to sample all inputs.  
CLK  
CS  
Disables or enables device operation by masking or enabling all inputs except  
CLK, CKE and DQM  
Chip select  
Masks system clock to freeze operation from the next clock cycle.  
CKE should be enabled at least one cycle prior to new command.  
Disable input buffers for power down in standby.  
CKE  
Clock enable  
Row/column addresses are multiplexed on the same pins.  
Row address : RA0 ~ RA11,  
A0 ~ A11  
Address  
Column address : (x4 : CA0 ~ CA9, x8 : CA0 ~ CA8 , x16 : CA0 ~ CA7)  
Selects bank to be activated during row address latch time.  
Selects bank for read/write during column address latch time.  
BA0 ~ BA1  
RAS  
Bank select address  
Row address strobe  
Column address strobe  
Write enable  
Latches row addresses on the positive going edge of the CLK with RAS low.  
Enables row access & precharge.  
Latches column addresses on the positive going edge of the CLK with CAS low.  
Enables column access.  
CAS  
Enables write operation and row precharge.  
Latches data in starting from CAS, WE active.  
WE  
Makes data output Hi-Z, tSHZ after the clock and masks the output.  
Blocks data input when DQM active.  
DQM  
Data input/output mask  
DQ0 ~ X15  
VDD/VSS  
Data input/output  
Data inputs/outputs are multiplexed on the same pins.  
Power and ground for the input buffers and the core logic.  
Power supply/ground  
Isolated power supply and ground for the output buffers to provide improved noise  
immunity.  
VDDQ/VSSQ  
N.C/RFU  
Data output power/ground  
No connection  
/reserved for future use  
This pin is recommended to be left No Connection on the device.  
Rev. 1.3 August 2004  
1...3456789...14

下载PDF

与K4S641632H-UL700相关器件

型号 品牌 描述 获取价格 数据表
K4S641632H-UL75 SAMSUNG 64Mb H-die SDRAM Specification 54 TSOP-II with Pb-Free (RoHS compliant)

获取价格
K4S641632K SAMSUNG 64Mb K-die SDRAM Specification

获取价格
K4S641632K-T(U)C/L50 SAMSUNG 64Mb K-die SDRAM

获取价格
K4S641632K-T(U)C/L60 SAMSUNG 64Mb K-die SDRAM

获取价格
K4S641632K-T(U)C/L75 SAMSUNG 64Mb K-die SDRAM

获取价格
K4S641632K-TC600 SAMSUNG Synchronous DRAM, 4MX4, 5ns, CMOS, PDSO54, 0.400 X 0.875 INCH, 0.80 MM PITCH, TSOP2-54

获取价格

与K4S641632H-UL700相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证