5秒后页面跳转
捷配首页

Datasheet > IDT72V255LA15TF8
IDT72V255LA15TF8 PDF预览

IDT72V255LA15TF8

更新时间： 2024-01-31 15:09:22
品牌 Logo 应用领域
艾迪悌 - IDT 时钟先进先出芯片内存集成电路
页数 文件大小 规格书
27页 432K
描述
FIFO, 8KX18, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64

阅读下载

获取价格

IDT72V255LA15TF8 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：QFP
包装说明：SLIM, TQFP-64针数：64
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.32.00.71风险等级：5.21
最长访问时间：10 ns其他特性：RETRANSMIT
最大时钟频率 (fCLK)：66.7 MHz周期时间：15 ns
JESD-30 代码：S-PQFP-G64JESD-609代码：e0
长度：10 mm内存密度：147456 bit
内存集成电路类型：OTHER FIFO内存宽度：18
湿度敏感等级：3功能数量：1
端子数量：64字数：8192 words
字数代码：8000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：8KX18可输出：YES
封装主体材料：PLASTIC/EPOXY封装代码：LFQFP
封装等效代码：QFP64,.47SQ,20封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE, FINE PITCH并行/串行：PARALLEL
峰值回流温度（摄氏度）：240电源：3.3 V
认证状态：Not Qualified座面最大高度：1.6 mm
最大待机电流：0.015 A子类别：FIFOs
最大压摆率：0.05 mA最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn85Pb15)
端子形式：GULL WING端子节距：0.5 mm
端子位置：QUAD处于峰值回流温度下的最长时间：20
宽度：10 mmBase Number Matches：1

IDT72V255LA15TF8 数据手册

 浏览型号IDT72V255LA15TF8的Datasheet PDF文件第5页浏览型号IDT72V255LA15TF8的Datasheet PDF文件第6页浏览型号IDT72V255LA15TF8的Datasheet PDF文件第7页浏览型号IDT72V255LA15TF8的Datasheet PDF文件第9页浏览型号IDT72V255LA15TF8的Datasheet PDF文件第10页浏览型号IDT72V255LA15TF8的Datasheet PDF文件第11页 
IDT72V255LA/72V265LA 3.3 VOLT CMOS SuperSync FIFO™  
8,192 x 18, 16,384 x 18  
COMMERCIAL AND INDUSTRIAL  
TEMPERATURE RANGES  
PROGRAMMING FLAG OFFSETS  
value of 07FH (a threshold 127 words from the empty boundary), and a  
Full and Empty Flag offset values are user programmable. The default PAF offset value of 07FH (a threshold 127 words from the full  
IDT72V255LA/72V265LA has internal registers for these offsets. Default boundary). See Figure 3, Offset Register Location and Default Values.  
settings are stated in the footnotes of Table 1 and Table 2. Offset values can  
In addition to loading offset values into the FIFO, it also possible to read  
be programmed into the FIFO in one of two ways; serial or parallel loading the current offset values. It is only possible to read offset values via parallel  
method. The selection of the loading method is done using the LD (Load) read.  
pin. During Master Reset, the state of the LD input determines whether  
Figure 4, Programmable Flag Offset Programming Sequence, summa-  
serial or parallel flag offset programming is enabled. A HIGH on LD during rizes the control pins and sequence for both serial and parallel program-  
Master Reset selects serial loading of offset values and in addition, sets a ming modes. For a more detailed description, see discussion that follows.  
default PAE offset value of 3FFH (a threshold 1,023 words from the empty  
The offset registers may be programmed (and reprogrammed) any time  
boundary), and a default PAF offset value of 3FFH (a threshold 1,023 after Master Reset, regardless of whether serial or parallel programming  
words from the full boundary). A LOW on LD during Master Reset selects has been selected.  
parallel loading of offset values, and in addition, sets a default PAE offset  
TABLE 1 — STATUS FLAGS FOR IDT STANDARD MODE  
72V255LA  
72V265LA  
FF PAF HF PAE EF  
0
0
H
H
H
H
H
L
H
H
H
H
L
H
H
H
L
L
L
L
L
L
H
H
H
H
H
1 to n (1)  
1 to n (1)  
Number of  
Words in  
FIFO  
(n + 1) to 4,096  
4,097 to (8,192–(m+1))  
(n + 1) to 8,192  
8,193 to (16,384–(m+1))  
H
H
H
H
(8,192  
–
m)(2) to 8,191  
8,192  
(16,384  
–
m) (2) to 16,383  
16,384  
L
NOTES:  
1. n = Empty Offset, Default Values: n = 127 when parallel offset loading is selected or n = 1,023 when serial offset loading is selected.  
2. m = Full Offset, Default Values: m = 127 when parallel offset loading is selected or m = 1,023 when serial offset loading is selected.  
TABLE 2 — STATUS FLAGS FOR FWFT MODE  
72V255LA  
72V265LA  
FF PAF HF PAE EF  
0
0
L
L
L
L
L
H
H
H
H
H
L
H
H
H
L
L
L
L
L
H
L
L
L
L
L
1 to n+1 (1)  
1 to n+1 (1)  
Number of  
Words in  
FIFO (1)  
(n + 2) to 4,097  
4,098 to (8,193–(m+1))(2)  
(n + 2) to 8,193  
8,194 to (16,385–(m+1)) (2)  
H
H
H
H
(8,193  
–
m) to 8,192  
(16,385  
–
m)(2) to16,384  
16,385  
8,193  
L
NOTES:  
1. n = Empty Offset, Default Values: n = 127 when parallel offset loading is selected or n = 1,023 when serial offset loading is selected.  
2. m = Full Offset, Default Values: m = 127 when parallel offset loading is selected or m = 1,023 when serial offset loading is selected.  
4672 drw 05  
8
1...567891011...27

下载PDF

与IDT72V255LA15TF8相关器件

型号 品牌 描述 获取价格 数据表
IDT72V255LA15TF9 IDT FIFO, 8KX18, 10ns, Synchronous, CMOS, PQFP64, STQFP-64

获取价格
IDT72V255LA15TFG IDT FIFO, 8KX18, 10ns, Synchronous, CMOS, PQFP64, GREEN, SLIM, TQFP-64

获取价格
IDT72V255LA15TFG8 IDT FIFO, 8KX18, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64

获取价格
IDT72V255LA15TFI IDT 3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18

获取价格
IDT72V255LA15TFI8 IDT FIFO, 8KX18, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64

获取价格
IDT72V255LA15TFI9 IDT FIFO, 8KX18, 10ns, Synchronous, CMOS, PQFP64, STQFP-64

获取价格

与IDT72V255LA15TF8相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证