5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> IDT72V251L10JI
IDT72V251L10JI PDF预览

IDT72V251L10JI

更新时间： 2024-01-08 17:13:06
品牌 Logo 应用领域
艾迪悌 - IDT 先进先出芯片
页数 文件大小 规格书
14页 117K
描述
3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 and 8,192 x 9

阅读下载

获取价格

IDT72V251L10JI 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：QFP
包装说明：LQFP,针数：32
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.32.00.71风险等级：5.37
最长访问时间：6.5 ns周期时间：10 ns
JESD-30 代码：S-PQFP-G32JESD-609代码：e3
长度：7 mm内存密度：73728 bit
内存宽度：9湿度敏感等级：3
功能数量：1端子数量：32
字数：8192 words字数代码：8000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：8KX9
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：LQFP封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE并行/串行：PARALLEL
峰值回流温度（摄氏度）：260认证状态：Not Qualified
座面最大高度：1.6 mm最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Matte Tin (Sn) - annealed
端子形式：GULL WING端子节距：0.8 mm
端子位置：QUAD处于峰值回流温度下的最长时间：30
宽度：7 mmBase Number Matches：1

IDT72V251L10JI 数据手册

 浏览型号IDT72V251L10JI的Datasheet PDF文件第1页浏览型号IDT72V251L10JI的Datasheet PDF文件第3页浏览型号IDT72V251L10JI的Datasheet PDF文件第4页浏览型号IDT72V251L10JI的Datasheet PDF文件第5页浏览型号IDT72V251L10JI的Datasheet PDF文件第6页浏览型号IDT72V251L10JI的Datasheet PDF文件第7页 
IDT72V201/72V211/72V221/72V231/72V241/72V251 3.3V CMOS SyncFIFO™  
256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 and 8,192 x 9  
COMMERCIALANDINDUSTRIAL  
TEMPERATURERANGES  
PIN CONFIGURATION  
INDEX  
INDEX  
29 28 27 26 25  
32 31 30  
4
3
2
32 31 30  
1
5
29  
28  
27  
26  
25  
24  
23  
22  
21  
D
1
RS  
1
2
3
4
5
6
7
8
D
1
WEN1  
24  
23  
22  
21  
20  
19  
18  
17  
6
D0  
WEN1  
WCLK  
WEN2/LD  
D0  
WCLK  
WEN2/LD  
VCC  
PAF  
PAE  
7
PAF  
PAE  
8
9
GND  
REN1  
RCLK  
REN2  
OE  
VCC  
GND  
Q8  
10  
11  
12  
13  
Q8  
REN1  
RCLK  
REN2  
Q7  
Q7  
Q6  
Q6  
Q5  
Q5  
9
10 11 12 13 14 15 16  
14 15 16 17 18 19 20  
4092 drw02  
4092 drw02a  
TQFP (PR32-1, order code: PF)  
TOP VIEW  
PLCC (J32-1, order code: J)  
TOP VIEW  
PINDESCRIPTIONS  
Symbol  
D0-D8  
RS  
Name  
DataInputs  
Reset  
I/O  
Description  
I
I
Datainputs fora9-bitbus.  
WhenRS is setLOW, internalreadandwrite pointers are settothe firstlocationofthe RAMarray, FF  
and PAF go HIGH, and PAE and EF go LOW. A Reset is required before an initial Write after power-up.  
WCLK  
WriteClock  
I
I
DataiswrittenintotheFIFOonaLOW-to-HIGHtransitionofWCLKwhentheWriteEnable(s)areasserted.  
WEN1  
WriteEnable1  
Ifthe FIFOis configuredtohave programmable flags, WEN1 is the onlyWrite Enable pin. WhenWEN1 is  
LOW,dataiswrittenintotheFIFOoneveryLOW-to-HIGHtransitionWCLK.IftheFIFOisconfiguredto  
have twowrite enables, WEN1 mustbe LOWandWEN2mustbe HIGHtowrite data intothe FIFO. Data  
willnotbewrittenintotheFIFOifthe FF is LOW.  
WEN2/LD  
WriteEnable2/  
Load  
I
The FIFOis configuredatResettohave eithertwowrite enables orprogrammable flags. IfWEN2/LD  
is HIGHatReset,this pinoperates as asecondwriteenable. IfWEN2/LD is LOWatReset,this pinoperates  
as acontroltoloadandreadtheprogrammableflagoffsets.IftheFIFOis configuredtohavetwowrite  
enables, WEN1 mustbe LOWandWEN2mustbe HIGHtowrite data intothe FIFO. Data willnotbe written  
intothe FIFOiftheFF is LOW. IftheFIFOis configuredtohaveprogrammableflags,WEN2/LD is heldLOWto  
writeorreadtheprogrammableflagoffsets.  
Q0-Q8  
RCLK  
REN1  
DataOutputs  
ReadClock  
O
I
Dataoutputsfora9-bitbus.  
Data is read from the FIFO on a LOW-to-HIGH transition of RCLK when REN1 and REN2 are asserted.  
When REN1 and REN2 are LOW, data is read from the FIFO on every LOW-to-HIGH transition of RCLK. Data  
will not be read from the FIFO if the EF is LOW.  
Read Enable 1  
I
REN2  
OE  
Read Enable 2  
OutputEnable  
EmptyFlag  
I
When REN1 and REN2 are LOW, data is read from the FIFO on every LOW-to-HIGH transition of RCLK.  
Data will not be read from the FIFO if the EF is LOW.  
WhenOE is LOW, the data outputbus is active. IfOE is HIGH, the outputdata bus willbe ina high-impedance  
I
state.  
EF  
O
O
O
O
WhenEF is LOW, the FIFOis emptyandfurtherdata reads fromthe outputare inhibited. When EF is  
HIGH, the FIFO is not empty. EF is synchronized to RCLK.  
WhenPAE isLOW,theFIFOisalmost-emptybasedontheoffsetprogrammedintotheFIFO.Thedefault  
offsetatresetis Empty+7.PAE is synchronizedtoRCLK.  
WhenPAF isLOW,theFIFOisalmost-fullbasedontheoffsetprogrammedintotheFIFO.Thedefault  
offsetatresetisFull-7.PAF issynchronizedtoWCLK.  
WhenFF is LOW, the FIFOis fullandfurtherdata writes intothe inputare inhibited. When FF is HIGH, the FIFO  
isnotfull.FF issynchronizedtoWCLK.  
PAE  
PAF  
FF  
Programmable  
Almost-EmptyFlag  
Programmable  
Almost-FullFlag  
Full Flag  
VCC  
Power  
One 3.3V volt power supply pin.  
One 0 volt ground pin.  
GND  
Ground  
2
1234567...14

下载PDF

与IDT72V251L10JI相关器件

型号 品牌 描述 获取价格 数据表
IDT72V251L10PF IDT 3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0

获取价格
IDT72V251L10PF8 IDT FIFO, 8KX9, 6.5ns, Synchronous, CMOS, PQFP32, PLASTIC, TQFP-32

获取价格
IDT72V251L10PFI IDT 3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0

获取价格
IDT72V251L15 IDT 3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0

获取价格
IDT72V251L15J IDT 3.3 VOLT CMOS SyncFIFO⑩ 256 x 9, 512 x 9, 1,0

获取价格
IDT72V251L15J8 IDT FIFO, 8KX9, 10ns, Synchronous, CMOS, PQCC32, PLASTIC, LCC-32

获取价格

与IDT72V251L10JI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证