Datasheet > 存储 > FIFO> IDT72251L35J

IDT72251L35J

更新时间： 2024-11-15 23:01:15

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
17页	187K
描述
CMOS SyncFIFOO 8192 X 9

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72251L35J 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFJ	包装说明：	PLASTIC, LCC-32
针数：	32	Reach Compliance Code：	not_compliant
ECCN代码：	EAR99	HTS代码：	8542.32.00.71
风险等级：	5.8	最长访问时间：	20 ns
最大时钟频率 (fCLK)：	28.6 MHz	周期时间：	35 ns
JESD-30 代码：	R-PQCC-J32	JESD-609代码：	e0
长度：	13.97 mm	内存密度：	73728 bit
内存集成电路类型：	OTHER FIFO	内存宽度：	9
湿度敏感等级：	1	功能数量：	1
端子数量：	32	字数：	8192 words
字数代码：	8000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	8KX9	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC32,.5X.6	封装形状：	RECTANGULAR
封装形式：	CHIP CARRIER	并行/串行：	PARALLEL
电源：	5 V	认证状态：	Not Qualified
座面最大高度：	3.55 mm	最大待机电流：	0.08 A
子类别：	FIFOs	最大压摆率：	0.08 mA
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
宽度：	11.43 mm	Base Number Matches：	1

IDT72251L35J 数据手册

ADVANCED

INFORMATION

IDT72251

CMOS SyncFIFO

8192 X 9

Integrated Device Technology, Inc.

FEATURES:

interprocessor communication.

• 8192 x 9-bit organization

• Pin/function compatible with IDT72421/722x1 family

• 15 ns read/write cycle time

This FIFO has a 9-bit input and output port. The input port

is controlled by a free-running clock (WCLK), and two write

enable pins (WEN1, WEN2). Data is written into the

Synchronous FIFO on every rising clock edge when the write

enable pins are asserted. The output port is controlled by

another clock pin (RCLK) and two read enable pins (REN1,

REN2). The read clock can be tied to the write clock for single

clockoperationorthetwoclockscanrunasynchronousofone

another for dual-clock operation. An output enable pin (OE) is

provided on the read port for three-state control of the output.

TheSynchronousFIFOhastwofixedflags, Empty(EF)and

Full (FF). Two programmable flags, Almost-Empty (PAE) and

Almost-Full (PAF), are provided for improved system control.

The programmable flags default to Empty+7 and Full-7 for

PAE and PAF, respectively. The programmable flag offset

loading is controlled by a simple state machine and is initiated

by asserting the load pin (LD).

• Read and write clocks can be independent

• Dual-Ported zero fall-through time architecture

• Empty and Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags can

be set to any depth

• Programmable Almost-Empty and Almost-Full flags

default to Empty+7, and Full-7, respectively

• Output enable puts output data bus in high-impedance

state

• Advanced submicron CMOS technology

• Available in 32-pin plastic leaded chip carrier (PLCC)

• Industrial temperature range (-40^oC to +85^oC) is avail-

able, tested to military electrical specifications

DESCRIPTION:

The IDT72251 is fabricated using IDT’s high-speed

submicron CMOS technology.

The IDT72251 SyncFIFO is a very high-speed, low-

power First-In, First-Out (FIFO) memory with clocked read

and write controls. The IDT72251 has a 8192 x 9-bit memory

array. This FIFO is applicable for a wide variety of data

buffering needs such as graphics, local area networks and

FUNCTIONAL BLOCK DIAGRAM

D0 - D8

WCLK

WEN2

INPUT REGISTER

OFFSET REGISTER

FLAG

LOGIC

WRITE CONTROL

LOGIC

RAM ARRAY

8192 x 9

WRITE POINTER

READ POINTER

READ CONTROL

LOGIC

OUTPUT REGISTER

RESET LOGIC

RCLK

3545 drw 01

Q0 - Q8

SyncFIFO is a trademark and the IDT logo is a registered trademark of Integrated Device Technology, Inc.

COMMERCIAL TEMPERATURE RANGES

DECEMBER 1996

1996 Integrated Device Technology, Inc

DSC-3545/-

For latest information contact IDT's web site at www.idt.com or fax-on-demand at 408-492-8391.

5.14

12 3 4 5 6 7...17

中文翻译

下载PDF

与IDT72251L35J相关器件

型号	品牌	获取价格	描述	数据表
IDT72251L35JSCDS-W	ETC	获取价格	x9 Synchronous FIFO
IDT72255	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18
IDT72255L10G	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18
IDT72255L10GB	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18
IDT72255L10PF	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18
IDT72255L10PFB	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18
IDT72255L10TF	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18
IDT72255L10TFB	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18
IDT72255L10TFT/R	IDT	获取价格	FIFO, 8KX18, Synchronous, CMOS, PQFP64, 10 X 10, 1.40 MM HEIGHT, STQFP-64
IDT72255L12G	IDT	获取价格	CMOS SUPERSYNC FIFOO 8,192 x 18, 16,384 x 18

与IDT72251L35J相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

15
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

8
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

36
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

31

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72251L35J

IDT72251L35J 技术参数

IDT72251L35J 数据手册

与IDT72251L35J相关器件

与IDT72251L35J相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72251L35J

IDT72251L35J 技术参数

IDT72251L35J 数据手册

与IDT72251L35J相关器件

与IDT72251L35J相关文章

您还可以找

您在本页遇到什么问题？