Datasheet > IDT71V67802S133PFI8

IDT71V67802S133PFI8

更新时间： 2024-01-25 19:46:15

品牌	Logo	应用领域
艾迪悌 - IDT		时钟静态存储器内存集成电路
页数	文件大小	规格书
23页	360K
描述
Cache SRAM, 512KX18, 4.2ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71V67802S133PFI8 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
针数：	100	Reach Compliance Code：	not_compliant
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.92	Is Samacsys：	N
最长访问时间：	4.2 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	133 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PQFP-G100	JESD-609代码：	e0
长度：	20 mm	内存密度：	9437184 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	100	字数：	524288 words
字数代码：	512000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	512KX18	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP100,.63X.87	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	240	电源：	2.5,3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.07 A	最小待机电流：	3.14 V
子类别：	SRAMs	最大压摆率：	0.28 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	14 mm
Base Number Matches：	1

IDT71V67802S133PFI8 数据手册

浏览型号IDT71V67802S133PFI8的Datasheet PDF文件第2页

浏览型号IDT71V67802S133PFI8的Datasheet PDF文件第3页

浏览型号IDT71V67802S133PFI8的Datasheet PDF文件第4页

浏览型号IDT71V67802S133PFI8的Datasheet PDF文件第5页

浏览型号IDT71V67802S133PFI8的Datasheet PDF文件第6页

浏览型号IDT71V67802S133PFI8的Datasheet PDF文件第7页

256K X 36, 512K X 18

3.3VSynchronousSRAMs

2.5V I/O, Burst Counter

IDT71V67602

IDT71V67802

PipelinedOutputs,SingleCycleDeselect

Features

Description

◆

256K x 36, 512K x 18 memory configurations

Supports high system speed:

The IDT71V67602/7802 are high-speed SRAMs organized as

256K x 36/512K x 18. The IDT71V676/78 SRAMs contain write, data,

addressandcontrolregisters. InternallogicallowstheSRAMtogenerate

aself-timedwritebaseduponadecisionwhichcanbeleftuntiltheendof

thewritecycle.

◆

– 166MHz 3.5ns clock access time

– 150MHz 3.8ns clock access time

– 133MHz 4.2ns clock access time

◆

LBO input selects interleaved or linear burst mode

Self-timed write cycle with global write control (GW), byte

write enable (BWE), and byte writes (BWx)

3.3V core power supply

Power down controlled by ZZ input

2.5V I/O supply (VDDQ)

Packaged in a JEDEC Standard 100-pin plastic thin quad

flatpack (TQFP), 119 ball grid array (BGA) and 165 fine pitch

ball grid array.

Theburstmodefeatureoffersthehighestlevelofperformancetothe

systemdesigner,astheIDT71V67602/7802canprovidefourcyclesof

dataforasingleaddresspresentedtotheSRAM. Aninternalburstaddress

counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe

accesssequence.Thefirstcycleofoutputdatawillbepipelinedforone

cycle before it is available on the next rising clock edge. If burst mode

operationisselected(ADV=LOW),thesubsequentthreecyclesofoutput

datawillbeavailabletotheuseronthenextthreerisingclockedges. The

orderofthesethreeaddressesaredefinedbytheinternalburstcounter

and the LBO input pin.

◆

TheIDT71V67602/7802SRAMsutilizeIDT’slatesthigh-performance

CMOSprocessandarepackagedinaJEDECstandard14mmx20mm

100-pinthinplasticquadflatpack(TQFP)aswellasa119ballgridarray

(BGA) and 165 fine pitch ball grid array (fBGA).

PinDescriptionSummary

0-A18

Address Inputs

Input

I/O

Synchronous

Asynchronous

Synchronous

N/A

Chip Enable

, CS

Chip Selects

Output Enable

Global Write Enable

Byte Write Enable

Individual Byte Write Selects

Clock

BWE

BW , BW

(1)

, BW

CLK

Burst Address Advance

Address Status (Cache Controller)

Address Status (Processor)

Linear / Interleaved Burst Order

Sleep Mode

Synchronous

ADV

ADSC

ADSP

LBO

Asynchronous

Synchronous

N/A

I/O

-I/O31, I/OP1-I/OP4

Data Input / Output

Core Power, I/O Power

Ground

DD, VDDQ

Supply

N/A

5311 tbl 01

NOTE:

1. BW3 and BW4 are not applicable for the IDT71V67802.

FEBRUARY2009

DSC-5311/09

12 3 4 5 6 7...23

中文翻译

下载PDF

与IDT71V67802S133PFI8相关器件

型号	品牌	获取价格	描述	数据表
IDT71V67802S150BG	IDT	获取价格	Cache SRAM, 512KX18, 3.8ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, BGA-119
IDT71V67802S150BG8	IDT	获取价格	Cache SRAM, 512KX18, 3.8ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, BGA-119
IDT71V67802S150BQGI	IDT	获取价格	Cache SRAM, 512KX18, 3.8ns, CMOS, PBGA165, 13 X 15 MM, FBGA-165
IDT71V67802S150BQI	IDT	获取价格	Cache SRAM, 512KX18, 3.8ns, CMOS, PBGA165, 13 X 15 MM, FBGA-165
IDT71V67802S150PFG	IDT	获取价格	Cache SRAM, 512KX18, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
IDT71V67802S150PFI	IDT	获取价格	Cache SRAM, 512KX18, 3.8ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
IDT71V67802S166BG	IDT	获取价格	Cache SRAM, 512KX18, 3.5ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, BGA-119
IDT71V67802S166BGG	IDT	获取价格	Cache SRAM, 512KX18, 3.5ns, CMOS, PBGA119, 14 X 22 MM, PLASTIC, BGA-119
IDT71V67802S166BQG	IDT	获取价格	Cache SRAM, 512KX18, 3.5ns, CMOS, PBGA165, 13 X 15 MM, FBGA-165
IDT71V67802S166PF	IDT	获取价格	Cache SRAM, 512KX18, 3.5ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100

与IDT71V67802S133PFI8相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

2
电感耐压值及其与电感大小的关系
2024-06-07

5
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

4
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

3

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V67802S133PFI8

IDT71V67802S133PFI8 技术参数

IDT71V67802S133PFI8 数据手册

与IDT71V67802S133PFI8相关器件

与IDT71V67802S133PFI8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V67802S133PFI8

IDT71V67802S133PFI8 技术参数

IDT71V67802S133PFI8 数据手册

与IDT71V67802S133PFI8相关器件

与IDT71V67802S133PFI8相关文章

您还可以找

您在本页遇到什么问题？