Datasheet > 微控制器和处理器 > 时钟发生器> ICS9FG107YFLNT

ICS9FG107YFLNT

更新时间： 2024-02-08 13:16:08

品牌	Logo	应用领域
艾迪悌 - IDT		晶体时钟发生器微控制器和处理器外围集成电路光电二极管 PC
页数	文件大小	规格书
18页	226K
描述
Programmable FTG for Differential P4TM CPU, PCI-Express & SATA Clocks

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ICS9FG107YFLNT 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	TSSOP,	针数：	48
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.88
JESD-30 代码：	R-PDSO-G48	JESD-609代码：	e0
长度：	12.5 mm	湿度敏感等级：	1
端子数量：	48	最高工作温度：	70 °C
最低工作温度：		最大输出时钟频率：	400 MHz
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	240	主时钟/晶体标称频率：	14.318 MHz
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	20	宽度：	6.1 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, PROCESSOR SPECIFIC	Base Number Matches：	1

ICS9FG107YFLNT 数据手册

DATASHEET

Programmable FTG for Differential P4^TMCPU, PCI-Express & SATA

Clocks

ICS9FG107

Description

Features/Benefits

ICS9FG107 is a Frequency Timing Generator that provides 7

differential output pairs that are compliant to the Intel CK409/CK410

specification. It provides support for PCI-Express, next generation I/

O, and SATA. The part synthesizes several output frequencies from

either a 14.31818 Mhz crystal or a 25 MHz crystal. The device can

also be driven by a reference input clock instead of a crystal. It

provides outputs with cycle-to-cycle jitter of less than 85 ps and

output-to-output skew of less than 85 ps.

•

Generates common CPU/PCI Express frequencies from

14.318 MHz or 25 MHz

•

Crystal or reference input

7 - 0.7V current-mode differential output pairs

3 - 33MHz PCI outputs

1 - REFOUT

Supports Serial-ATA at 100 MHz

Two spread spectrum modes: 0 to -0.5 downspread and

+/-0.25% centerspread

ICS9FG107 also provides a copy of the reference clock and 333

MHz PCI output clocks. Frequency selection can be accomplished

via strap pins or SMBus control.

•

Unused inputs may be disabled in either driven or Hi-Z

state for power management.

Key Specifications

•

Output cycle-to-cycle jitter for DIF outputs < 50 ps (<85ps

@ 266 MHz)

•

Output to output skew for DIF outputs < 85 ps

+/-300 ppm frequency accuracy on output clocks

48-pin SSOP/TSSOP package

Available in RoHS compliant packaging

Funtional Block Diagram

XIN/CLKIN

REFOUT

PCICLK (1:0)

SCLK

PCICLK_F

Programmable

Spread

Programmable

Frequency

Dividers

SDATA

DIF_STOP#

SEL14M_25M#

SPREAD

PLL1

DIF (6:0)

Control

Logic

DIF# (6:0)

DWNSPRD#

OE (6:0)

FS (2:0)

I REF

IDT^TM/ICS^TMProgrammable FTG for Differential P4^TMCPU, PCI-Express & SATA Clocks

ICS9FG107 REV F 08/21/07

12 3 4 5 6 7...18

下载PDF

与ICS9FG107YFLNT相关器件

型号	品牌	描述	获取价格	数据表
ICS9FG107YFT	IDT	Processor Specific Clock Generator, 400MHz, PDSO48, MO-118, SSOP-48	获取价格
ICS9FG107YGLFT	ICSI	Programmable FTG for Differential CPU, PCI Express & SATA Clocks	获取价格
ICS9FG107YGLNT	ICSI	Programmable FTG for Differential CPU, PCI Express & SATA Clocks	获取价格
ICS9FG107YGT	IDT	Processor Specific Clock Generator, 400MHz, PDSO48, 6.10 MM, 0.50 MM PITCH, MO-153, TSSOP-	获取价格
ICS9FG108	ICSI	Programmable FTG for Differential P4 CPU, PCI-Express & SATA Clocks	获取价格
ICS9FG108	IDT	Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA	获取价格

与ICS9FG107YFLNT相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

15
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

13
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

10

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS9FG107YFLNT

ICS9FG107YFLNT 技术参数

ICS9FG107YFLNT 数据手册

与ICS9FG107YFLNT相关器件

与ICS9FG107YFLNT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS9FG107YFLNT

ICS9FG107YFLNT 技术参数

ICS9FG107YFLNT 数据手册

与ICS9FG107YFLNT相关器件

与ICS9FG107YFLNT相关文章

您还可以找

您在本页遇到什么问题？