捷配首页

Datasheet > ICS950201F-T
ICS950201F-T PDF预览

ICS950201F-T

更新时间： 2025-07-24 21:03:11
品牌 Logo 应用领域
艾迪悌 - IDT 光电二极管
页数 文件大小 规格书
15页 229K
描述
Clock Generator, PDSO56

阅读下载

中文翻译

获取价格

ICS950201F-T 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
Reach Compliance Code：not_compliant风险等级：5.92
JESD-30 代码：R-PDSO-G56JESD-609代码：e0
湿度敏感等级：1端子数量：56
最高工作温度：70 °C最低工作温度：
封装主体材料：PLASTIC/EPOXY封装代码：SSOP
封装等效代码：SSOP56,.4封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH电源：3.3 V
认证状态：Not Qualified子类别：Clock Generators
最大压摆率：360 mA标称供电电压：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：0.635 mm端子位置：DUAL
Base Number Matches：1

ICS950201F-T 数据手册

 浏览型号ICS950201F-T的Datasheet PDF文件第2页浏览型号ICS950201F-T的Datasheet PDF文件第3页浏览型号ICS950201F-T的Datasheet PDF文件第4页浏览型号ICS950201F-T的Datasheet PDF文件第5页浏览型号ICS950201F-T的Datasheet PDF文件第6页浏览型号ICS950201F-T的Datasheet PDF文件第7页 
Integrated  
Circuit  
ICS950201  
Systems, Inc.  
Preliminary Product Preview  
Programmable Timing Control Hub™ for P4™  
Recommended Application:  
CK-408 clock with driven mode only for Brookdale chipset  
with P4 processor.  
Pin Configuration  
Output Features:  
VDDREF  
X1  
1
2
3
4
5
6
7
8
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
REF  
FS1  
FS0  
•
•
•
•
•
•
•
•
•
3 Differential CPU Clock Pairs @ 3.3V  
7 PCI (3.3V) @ 33.3MHz  
X2  
GND  
CPU_STOP#*  
CPUCLKT0  
CPUCLKC0  
VDDCPU  
CPUCLKT1  
CPUCLKC1  
GND  
VDDCPU  
CPUCLKT2  
CPUCLKC2  
MULTSEL0*  
I REF  
GND  
FS2  
48MHz_USB  
48MHz_DOT  
VDD48  
1PCICLK_F0  
1PCICLK_F1  
PCICLK_F2  
VDDPCI  
3 PCI_F (3.3V) @ 33.3MHz  
1 USB (3.3V) @ 48MHz  
1 DOT (3.3V) @ 48MHz  
1 REF (3.3V) @ 14.318MHz  
1 3V66 (3.3V) @ 66.6MHz  
1 VCH/3V66 (3.3V) @ 48MHz or 66.6MHz  
GND  
PCICLK0  
PCICLK1  
PCICLK2  
PCICLK3  
VDDPCI  
GND  
PCICLK4  
PCICLK5  
PCICLK6  
VDD3V66  
GND  
3 66MHz_OUT/3V66 (3.3V) @ 66.6MHz_IN  
or 66.6MHz  
•
1 66MHz_IN/3V66 (3.3V) @ Input/66MHz  
66MHz_OUT0/3V66_2  
66MHz_OUT1/3V66_3  
66MHz_OUT2/3V66_4  
66MHz_IN/3V66_5  
*PD#  
GND  
Features:  
3V66_1/VCH_CLK  
PCI_STOP#*  
3V66_0  
VDD3V66  
GND  
•
•
Supports spread spectrum modulation,  
down spread 0 to -0.5%.  
Efficient power management scheme through PD#,  
CPU_STOP# and PCI_STOP#.  
VDDA  
GND  
Vtt_PWRGD  
SCLK  
SDATA  
•
•
Uses external 14.318MHz crystal  
56-Pin 300-mil SSOP  
TSSOP 6.10 mm. Body, 0.50 mm. pitch  
Stop clocks and functional control available through  
I2C interface.  
Key Specifications:  
•
•
•
•
CPU Output Jitter <150ps  
3V66 Output Jitter <250ps  
66MHz Output Jitter (Buffered Mode Only) <100ps  
CPU Output Skew <100ps, programmable over 800 ps  
with groups CPU0,1 and CPU2.  
* These inputs have 150K internal pull-up resistor to VDD.  
Block Diagram  
Frequency Table  
66Buff[2:0]  
3V66[4:2]  
(MHz)  
PCI_F  
PCI  
(MHz)  
CPU  
(MHz)  
3V66  
(MHz)  
FS2  
FS1  
FS0  
PLL2  
48MHz_USB  
0
0
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
66.66  
100.00  
200.00  
133.33  
66.66  
66.66  
66.66  
66.66  
66.66  
66.66  
66.66  
66.66  
66.66  
Tristate  
66.66  
66.66  
66.66  
66.66  
33.33  
33.33  
33.33  
33.33  
48MHz_DOT  
X1  
X2  
XTAL  
OSC  
3V66_1/VCH_CLK  
0
0
REF  
66MHz_IN  
1
66MHz_IN 66MHz_IN/2  
66MHz_IN 66MHz_IN/2  
66MHz_IN 66MHz_IN/2  
66MHz_IN 66MHz_IN/2  
PLL1  
Spread  
Spectrum  
CPUCLKT (2:0)  
CPUCLKC (2:0)  
CPU  
DIVDER  
3
Stop  
Stop  
1
100.00  
200.00  
133.33  
Tristate  
3
1
PCI  
DIVDER  
PCICLK (6:0)  
7
3
1
PD#  
PCICLK_F (2:0)  
Mid  
Mid  
Mid  
Mid  
Tristate  
TCLK/4  
Tristate  
TCLK/8  
Control  
Logic  
CPU_STOP#  
PCI_STOP#  
MULTSEL0  
FS (2:0)  
66MHz  
DIVDER  
66MHz_OUT (2:0)  
3V66 (5:2,0)  
TCLK/2 TCLK/4  
3
5
Reserved Reserved Reserved  
Reserved Reserved Reserved  
Reserved  
Reserved  
3V66  
DIVDER  
Config.  
Reg.  
SDATA  
SCLK  
I REF  
950201 Rev D- 08/23/01  
PRODUCT PREVIEW documents contain information on new products in the sampling or preproduction phase of development. Characteristic data and other specifications are subject to  
change without notice.  
1234567...15

中文翻译

下载PDF

与ICS950201F-T相关器件

型号 品牌 获取价格 描述 数据表
ICS950201FLF-T ICSI

获取价格

 		Programmable Timing Control Hub⑩ for P4⑩
ICS950201G-T IDT

获取价格

 		Clock Generator, PDSO56
ICS950201GLF-T ICSI

获取价格

 		Programmable Timing Control Hub⑩ for P4⑩
ICS950201YF-T IDT

获取价格

 		200MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56, 0.300 INCH, MO-118, SSOP-56
ICS950201YFLF-T IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO56, 0.300 INCH, LEAD FREE, MO-118, SSOP-56
ICS950201YFT IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO56, 0.300 INCH, MO-118, SSOP-56
ICS950201YFT-LF IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO56, 0.300 INCH, MO-118, SSOP-56
ICS950201YGLF-T IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO56, 6.10 MM, 0.50 MM PITCH, LEAD FREE, MO-
ICS950202 ICSI

获取价格

 		Programmable Timing Control HubTM for P4TM
ICS950202F-LFT IDT

获取价格

 		Clock Generator

与ICS950201F-T相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2025 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证