5秒后页面跳转
HY5V66EF6P-P PDF预览

HY5V66EF6P-P

更新时间: 2024-02-13 20:57:53
品牌 Logo 应用领域
海力士 - HYNIX 存储内存集成电路动态存储器时钟
页数 文件大小 规格书
12页 220K
描述
64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O

HY5V66EF6P-P 技术参数

是否Rohs认证:符合生命周期:Obsolete
零件包装代码:BGA包装说明:TFBGA, BGA60,7X15,25
针数:60Reach Compliance Code:compliant
ECCN代码:EAR99HTS代码:8542.32.00.02
风险等级:5.84Is Samacsys:N
访问模式:FOUR BANK PAGE BURST最长访问时间:5.5 ns
其他特性:AUTO/SELF REFRESH最大时钟频率 (fCLK):100 MHz
I/O 类型:COMMON交错的突发长度:1,2,4,8
JESD-30 代码:R-PBGA-B60JESD-609代码:e1
长度:10.1 mm内存密度:67108864 bit
内存集成电路类型:SYNCHRONOUS DRAM内存宽度:16
功能数量:1端口数量:1
端子数量:60字数:4194304 words
字数代码:4000000工作模式:SYNCHRONOUS
最高工作温度:70 °C最低工作温度:
组织:4MX16输出特性:3-STATE
封装主体材料:PLASTIC/EPOXY封装代码:TFBGA
封装等效代码:BGA60,7X15,25封装形状:RECTANGULAR
封装形式:GRID ARRAY, THIN PROFILE, FINE PITCH峰值回流温度(摄氏度):260
电源:3.3 V认证状态:Not Qualified
刷新周期:4096座面最大高度:1.1 mm
自我刷新:YES连续突发长度:1,2,4,8,FP
最大待机电流:0.002 A子类别:DRAMs
最大压摆率:0.1 mA最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):3 V标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:COMMERCIAL端子面层:Tin/Silver/Copper (Sn/Ag/Cu)
端子形式:BALL端子节距:0.65 mm
端子位置:BOTTOM处于峰值回流温度下的最长时间:20
宽度:6.4 mmBase Number Matches:1

HY5V66EF6P-P 数据手册

 浏览型号HY5V66EF6P-P的Datasheet PDF文件第1页浏览型号HY5V66EF6P-P的Datasheet PDF文件第2页浏览型号HY5V66EF6P-P的Datasheet PDF文件第4页浏览型号HY5V66EF6P-P的Datasheet PDF文件第5页浏览型号HY5V66EF6P-P的Datasheet PDF文件第6页浏览型号HY5V66EF6P-P的Datasheet PDF文件第7页 
11Preliminary  
Synchronous DRAM Memory 64Mbit (4Mx16bit)  
HY5V66E(L)F6(P) Series  
BALL CONFIGURATION  
VDD  
A3  
A1  
A2  
A10  
A0  
BA0  
BA1  
/CS  
NC  
/CAS  
/RAS  
/WE  
NC  
DQ7  
NC  
DQ6  
DQ5  
DQ3  
DQ4  
DQ2  
DQ1  
VDD  
DQ0  
7
6
5
4
3
2
1
LDQM  
VDD  
VSSQ  
VDDQ  
VSSQ  
VDDQ  
Bottom View  
A4  
A5  
A6  
A7  
A8  
A9  
NC  
CLK  
NC  
UDQM  
NC  
VSS  
NC  
NC  
VDDQ  
DQ9  
DQ11  
DQ12  
VSSQ  
DQ10  
VDDQ  
DQ13  
VSSQ  
DQ14  
DQ15  
VSS  
VSS  
A11  
CKE  
DQ8  
R
P
N
M
L
K
J
H
G
F
E
D
C
B
A
BALL DESCRIPTION  
SYMBOL  
TYPE  
DESCRIPTION  
Clock: The system clock input. All other inputs are registered to the SDRAM on the  
rising edge of CLK  
CLK  
INPUT  
Clock Enable: Controls internal clock signal and when deactivated, the SDRAM will  
be one of the states among (deep) power down, suspend or self refresh  
CKE  
CS  
INPUT  
INPUT  
INPUT  
Chip Select: Enables or disables all inputs except CLK, CKE, UDQM and LDQM  
Bank Address: Selects bank to be activated during RAS activity  
Selects bank to be read/written during CAS activity  
BA0, BA1  
Row Address: RA0 ~ RA11, Column Address: CA0 ~ CA7  
Auto-precharge flag: A10  
A0 ~ A11  
INPUT  
INPUT  
INPUT  
Command Inputs: RAS, CAS and WE define the operation  
Refer function truth table for details  
RAS, CAS, WE  
UDQM, LDQM  
Data Mask: Controls output buffers in read mode and masks input data in write  
mode  
DQ0 ~ DQ15  
VDD/VSS  
VDDQ/VSSQ  
NC  
I/O  
SUPPLY  
SUPPLY  
-
Data Input / Output: Multiplexed data input / output pin  
Power supply for internal circuits  
Power supply for output buffers  
No connection : These pads should be left unconnected  
Rev. 0.2 / June. 2005  
3

与HY5V66EF6P-P相关器件

型号 品牌 描述 获取价格 数据表
HY5V66EF-H HYNIX Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, FBG

获取价格

HY5V66EF-HI HYNIX Synchronous DRAM, 4MX16, 5.4ns, CMOS, PBGA54, 8 X 8 MM, 1.20 MM HEIGHT, FBGA-54

获取价格

HY5V66ELF6-5 HYNIX 64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O

获取价格

HY5V66ELF6-6 HYNIX 64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O

获取价格

HY5V66ELF6-7 HYNIX 64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O

获取价格

HY5V66ELF6-H HYNIX 64Mb Synchronous DRAM based on 1M x 4Bank x16 I/O

获取价格