HD74HC77RPEL

更新时间： 2024-09-28 05:35:15

品牌	Logo	应用领域
瑞萨 - RENESAS		锁存器
页数	文件大小	规格书
7页	96K
描述
4-bit Bistable Latch

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HD74HC77RPEL 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP14,.25	针数：	14
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.31.00.01	风险等级：	5.4
系列：	HC/UH	JESD-30 代码：	R-PDSO-G14
长度：	8.65 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	D LATCH	最大I（ol）：	0.004 A
湿度敏感等级：	1	位数：	2
功能数量：	2	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	225	电源：	2/6 V
Prop。Delay @ Nom-Sup：	26 ns	传播延迟（tpd）：	130 ns
认证状态：	Not Qualified	座面最大高度：	1.75 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	4.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	触发器类型：	HIGH LEVEL
宽度：	3.95 mm	Base Number Matches：	1

HD74HC77RPEL 数据手册

HD74HC77

4-bit Bistable Latch

REJ03D0552-0200

(Previous ADE-205-424)

Rev.2.00

Oct 06, 2005

Description

The HD74HC77 is ideally suited for use as temporary storage for binary information between processing units and

input/output or indicator units. Information present at a data (D) input is transferred to the Q output when the enable

(G) is high and the Q output will follow the data input as long as the enable remains high. When the enable goes low

the information (that was present at the data input at the time the transition occurred) is retained at the Q output until the

enable is permitted to go high.

Features

•

High Speed Operation: t_pd(D to Q) = 12 ns typ (C_L= 50 pF)

High Output Current: Fanout of 10 LSTTL Loads

Wide Operating Voltage: V_CC= 2 to 6 V

Low Input Current: 1 µA max

Low Quiescent Supply Current: I_CC(static) = 2 µA max (Ta = 25°C)

Ordering Information

Package Code

(Previous Code)

Package

Abbreviation

Taping Abbreviation

(Quantity)

Part Name

Package Type

DILP-14 pin

PRDP0014AB-B

(DP-14AV)

HD74HC77P

—

PRSP0014DF-B

(FP-14DAV)

HD74HC77FPEL

HD74HC77RPEL

SOP-14 pin (JEITA)

SOP-14 pin (JEDEC)

EL (2,000 pcs/reel)

EL (2,500 pcs/reel)

PRSP0014DE-A

(FP-14DNV)

Note: Please consult the sales office for the above package availability.

Function Table

Inputs

Output

Data

Enable G

No change

H :

L :

X :

High level

Low level

Irrelevant

Rev.2.00, Oct 06, 2005 page 1 of 6

12 3 4 5 6 7

中文翻译

下载PDF

与HD74HC77RPEL相关器件

型号	品牌	获取价格	描述	数据表
HD74HC77RP-EL	RENESAS	获取价格	HC/UH SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO14, FP-14DN
HD74HC77T	HITACHI	获取价格	D Latch, HC/UH Series, 2-Func, High Level Triggered, 2-Bit, True Output, CMOS, PDSO14, TTP
HD74HC77T-EL	HITACHI	获取价格	D Latch, HC/UH Series, 2-Func, High Level Triggered, 2-Bit, True Output, CMOS, PDSO14, TTP
HD74HC78	HITACHI	获取价格	Dual J-K Flip-Flops (with Preset, Common Clear and Common Clock)
HD74HC78	RENESAS	获取价格	Dual J-K Flip-Flops (with Preset, Common Clear and Common Clock)
HD74HC78FP	HITACHI	获取价格	J-K Flip-Flop, HC/UH Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output,
HD74HC78FPEL	RENESAS	获取价格	Dual J-K Flip-Flops (with Preset, Common Clear and Common Clock)
HD74HC78FP-EL	RENESAS	获取价格	HC/UH SERIES, NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, FP-14DA
HD74HC78FP-EL	HITACHI	获取价格	J-K Flip-Flop, HC/UH Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output,
HD74HC78P	HITACHI	获取价格	J-K Flip-Flop, HC/UH Series, 1-Func, Negative Edge Triggered, 2-Bit, Complementary Output,

与HD74HC77RPEL相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

22
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

18
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

20
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

31

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74HC77RPEL

HD74HC77RPEL 技术参数

HD74HC77RPEL 数据手册

与HD74HC77RPEL相关器件

与HD74HC77RPEL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74HC77RPEL

HD74HC77RPEL 技术参数

HD74HC77RPEL 数据手册

与HD74HC77RPEL相关器件

与HD74HC77RPEL相关文章

您还可以找

您在本页遇到什么问题？