HD74AC165FPEL

更新时间： 2024-02-26 07:44:33

品牌	Logo	应用领域
瑞萨 - RENESAS		移位寄存器
页数	文件大小	规格书
7页	208K
描述
Parallel-Load 8-bit Shift Register

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HD74AC165FPEL 技术参数

生命周期：	Transferred	零件包装代码：	SOIC
包装说明：	TSSOP,	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.57	其他特性：	ALSO OPRATES AT 5V VCC NOMINAL; CLOCK INHIBIT
计数方向：	RIGHT	系列：	AC
JESD-30 代码：	R-PDSO-G16	长度：	5 mm
逻辑集成电路类型：	PARALLEL IN SERIAL OUT	位数：	8
功能数量：	1	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	传播延迟（tpd）：	21.5 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
宽度：	4.4 mm	最小 fmax：	90 MHz
Base Number Matches：	1

HD74AC165FPEL 数据手册

HD74AC165

Parallel-Load 8-bit Shift Register

REJ03D0254–0200Z

(Previous ADE-205-374 (Z))

Rev.2.00

Jul.16.2004

Description

This 8-bit serial shift register shifts data from Q_Ato Q_Hwhen clocked, Parallel inputs to each stage are enabled by a low

level at the Shift/Load Input. Also included is a gated clock input and a complementary output from the eighth bit.

Clocking is accomplished through a 2-input NOR gate permitting one input to be used as a clock inhibit function.

Holding either of the clock inputs high inhibits clocking, and holding either clock input low with the Shift/Load input

high enables the other clock input. Data transfer occurs on the positive going edge of the clock. Parallel loading is

inhibited as long as the Shift/Load input is high. When taken low, data at the parallel inputs is loaded directly into the

Features

•

Outputs Source/Sink 24 mA

•

Ordering Information

Part Name

Package Type

Package Code Package Abbreviation Taping Abbreviation (Quantity)

HD74AC165FPEL SOP-16 pin (JEITA) FP-16DAV

HD74AC165RPEL SOP-16 pin (JEDEC) FP-16DNV

EL (2,000 pcs/reel)

EL (2,500 pcs/reel)

Notes: 1. Please consult the sales office for the above package availability.

2. The packages with lead-free pins are distinguished from the conventional products by adding V at the end of

the package code.

Pin Arrangement

Clock

Inhibit

CP 2

E 3

Parallel

Inputs

Parallel

Inputs

G 5

12 B

GND 8

(Top view)

Rev.2.00, Jul.16.2004, page 1 of 6

12 3 4 5 6 7

中文翻译

下载PDF

与HD74AC165FPEL相关器件

型号	品牌	获取价格	描述	数据表
HD74AC165FP-EL	HITACHI	获取价格	Parallel In Serial Out, AC Series, 8-Bit, Right Direction, Complementary Output, CMOS, PDS
HD74AC165P	HITACHI	获取价格	Parallel In Serial Out, AC Series, 8-Bit, Right Direction, Complementary Output, CMOS, PDI
HD74AC165P	RENESAS	获取价格	AC SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT, PDIP16
HD74AC165RP	HITACHI	获取价格	Parallel In Serial Out, AC Series, 8-Bit, Right Direction, Complementary Output, CMOS, PDS
HD74AC165RPEL	RENESAS	获取价格	Parallel-Load 8-bit Shift Register
HD74AC165RP-EL	RENESAS	获取价格	AC SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT, PDSO16
HD74AC165RP-EL	HITACHI	获取价格	Parallel In Serial Out, AC Series, 8-Bit, Right Direction, Complementary Output, CMOS, PDS
HD74AC165RPVEL	RENESAS	获取价格	AC SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT, PDSO16
HD74AC165T	RENESAS	获取价格	暂无描述
HD74AC165T-EL	RENESAS	获取价格	AC SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, COMPLEMENTARY OUTPUT, PDSO16

与HD74AC165FPEL相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

5
PMOS管背靠背连接：串联还是并联？
2024-06-28

7
高压电解电容的分类与选型策略
2024-06-28

8
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

13

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74AC165FPEL

HD74AC165FPEL 技术参数

HD74AC165FPEL 数据手册

与HD74AC165FPEL相关器件

与HD74AC165FPEL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74AC165FPEL

HD74AC165FPEL 技术参数

HD74AC165FPEL 数据手册

与HD74AC165FPEL相关器件

与HD74AC165FPEL相关文章

您还可以找

您在本页遇到什么问题？