Datasheet > GM76U8128CLLT1-10I

GM76U8128CLLT1-10I

更新时间： 2024-02-02 05:18:20

品牌	Logo	应用领域
海力士 - HYNIX		静态存储器光电二极管内存集成电路
页数	文件大小	规格书
11页	101K
描述
Standard SRAM, 128KX8, 100ns, CMOS, PDSO32

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

GM76U8128CLLT1-10I 技术参数

是否Rohs认证：	不符合	生命周期：	Active
包装说明：	TSSOP, TSSOP32,.8,20	Reach Compliance Code：	compliant
风险等级：	5.88	最长访问时间：	100 ns
I/O 类型：	COMMON	JESD-30 代码：	R-PDSO-G32
JESD-609代码：	e0	内存密度：	1048576 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	8
端子数量：	32	字数：	131072 words
字数代码：	128000	工作模式：	ASYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	128KX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP32,.8,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	并行/串行：	PARALLEL
电源：	3 V	认证状态：	Not Qualified
最小待机电流：	2 V	子类别：	SRAMs
最大压摆率：	0.04 mA	标称供电电压 (Vsup)：	3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	Base Number Matches：	1

GM76U8128CLLT1-10I 数据手册

浏览型号GM76U8128CLLT1-10I的Datasheet PDF文件第5页

浏览型号GM76U8128CLLT1-10I的Datasheet PDF文件第6页

浏览型号GM76U8128CLLT1-10I的Datasheet PDF文件第7页

浏览型号GM76U8128CLLT1-10I的Datasheet PDF文件第8页

浏览型号GM76U8128CLLT1-10I的Datasheet PDF文件第10页

浏览型号GM76U8128CLLT1-10I的Datasheet PDF文件第11页

GM76U8128CL/CLL

Data Retention Characteristics

Symbol

Parameter

Min Typ Max Unit

2.0

3.3

VCCR

Data Retention Supply Voltage

L - Version

LL - Version

0.5

15*

GM76U8128C

Data Retention

ICCR

Current

VCC=3.0V

L - Version

LL - Version

GM76U8128C-E

0.5

20*

GM76U8128C-I

Chip Select to Data Retention Time

Operation Recovery Time

tCDR

tRC**

* 3uA max at T

= 0 ~ 40C

** tRC = Read Cycle

* Low VCC Data Retention Mode: (1) /CS1 Controlled

Data Retention Mode

CDR

VCC

2.7V

2.2V

VCCR1

/CS1>=VCCR - 0.2V

/CS1

* Low VCC Data Retention Mode: (2) CS2 Controlled

Data Retention Mode

CDR

VCC

2.7V

CS2

VCCR2

0.4V

CS2 <= 0.2V

Notes: In Data Retention Mode, CS2 controls the Address, /WE, /CS1, /OE and DIN buffer. If CS2 controls

data retention mode, VIN for these inputs can be in the high impedance state. If /CS1 controls the

data retention mode, CS2 must satisfy either CS2 VCCR - 0.2V or CS2<=0.2V. The other input levels

(Address, /WE, /OE, I/O) can be in the high impedance state.

117

1...6 7 8910 11

中文翻译

下载PDF

与GM76U8128CLLT1-10I相关器件

型号	品牌	描述	获取价格	数据表
GM76U8128CLLT1-85	ETC	x8 SRAM	获取价格
GM76U8128CLLT1-85E	ETC	x8 SRAM	获取价格
GM76U8128CLLT1-85I	HYNIX	Standard SRAM, 128KX8, 85ns, CMOS, PDSO32	获取价格
GM76U8128CLLT-85	ETC	x8 SRAM	获取价格
GM76U8128CLLTS-10	ETC	x8 SRAM	获取价格
GM76U8128CLLTS-85	ETC	x8 SRAM	获取价格