Datasheet > EPM5128LI68-2

EPM5128LI68-2

更新时间： 2024-01-30 16:17:38

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
34页	649K
描述
OT PLD, 45ns, 128-Cell, CMOS, PQCC68, PLASTIC, LCC-68

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPM5128LI68-2 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	LCC	包装说明：	QCCJ, LDCC68,1.0SQ
针数：	68	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.8
Is Samacsys：	N	其他特性：	NO
最大时钟频率：	40 MHz	系统内可编程：	NO
JESD-30 代码：	S-PQCC-J68	JESD-609代码：	e0
JTAG BST：	NO	长度：	24.23 mm
专用输入次数：	7	I/O 线路数量：	52
宏单元数：	128	端子数量：	68
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	7 DEDICATED INPUTS, 52 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	峰值回流温度（摄氏度）：	220
电源：	5 V	可编程逻辑类型：	OT PLD
传播延迟：	45 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	24.23 mm
Base Number Matches：	1

EPM5128LI68-2 数据手册

MAX 5000

Programmable Logic

Device Family

May 1999, ver. 5

Data Sheet

■

Advanced Multiple Array MatriX (MAX^®) 5000 architecture

combining speed and ease-of-use of PAL devices with the density of

programmable gate arrays

Complete family of high-performance, erasable CMOS EPROM

erasable programmable logic devices (EPLDs) for designs ranging

from fast 28-pin address decoders to 100-pin LSI custom peripherals

600 to 3,750 usable gates (see Table 1)

Fast, 15-ns combinatorial delays and 76.9-MHz counter frequencies

Configurable expander product-term distribution allowing more

than 32 product terms in a single macrocell

Features...

■

28 to 100 pins available in dual in-line package (DIP), J-lead chip

carrier, pin-grid array (PGA), and quad flat pack (QFP) packages

Programmable registers providing D, T, JK, and SR flipflop

functionality with individual clear, preset, and clock controls

Programmable security bit for protection of proprietary designs

Software design support featuring the Altera^®MAX+PLUS^®II

development system on Windows-based PCs, as well as

Sun SPARCstation, HP 9000 Series 700/800, and IBM RISC

System/6000 workstations

■

Table 1. MAX 5000 Device Features

Feature EPM5032

EPM5064

EPM5128

EPM5130

EPM5192

Usable gates

600

1,250

2,500

128

2,500

128

3,750

192

Macrocells

Logic array blocks (LABs)

Expanders

128

PIA

256

PIA

256

PIA

384

PIA

Routing

Global

Maximum user I/O pins

(ns)

ASU

(ns)

(MHz)

76.9

CNT

Altera Corporation

709

A-DS-M5000-05

12 3 4 5 6 7...34

中文翻译

下载PDF

与EPM5128LI68-2相关器件

型号	品牌	获取价格	描述	数据表
EPM5128QC-2	ALTERA	获取价格	OT PLD, 30ns, 128-Cell, CMOS, PQFP100
EPM5130	ALTERA	获取价格	High-Speed, High-Density MAX 5000 Devices
EPM5130AGC-15	ALTERA	获取价格	UV PLD, 25ns, CMOS, CPGA100, WINDOWED, CERAMIC, PGA-100
EPM5130AJC-20	ALTERA	获取价格	UV PLD, 33ns, CMOS, CQCC84, WINDOWED, CERAMIC, LCC-84
EPM5130ALC-15	ALTERA	获取价格	OT PLD, 25ns, CMOS, PQCC84, PLASTIC, LCC-84
EPM5130AWC-20	ALTERA	获取价格	UV PLD, 33ns, CMOS, CQFP100, WINDOWED, CERAMIC, QFP-100
EPM5130GC	ALTERA	获取价格	UV PLD, 55ns, 128-Cell, CMOS, CPGA100, WINDOWED, CERAMIC, PGA-100
EPM5130GC-1	ALTERA	获取价格	UV PLD, 40ns, 128-Cell, CMOS, CPGA100, WINDOWED, CERAMIC, PGA-100
EPM5130GC100	ETC	获取价格	UV-Erasable/OTP Complex PLD
EPM5130GC100-1	ALTERA	获取价格	UV PLD, 40ns, 128-Cell, CMOS, CPGA100, WINDOWED, CERAMIC, PGA-100

与EPM5128LI68-2相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

10

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM5128LI68-2

EPM5128LI68-2 技术参数

EPM5128LI68-2 数据手册

与EPM5128LI68-2相关器件

与EPM5128LI68-2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM5128LI68-2

EPM5128LI68-2 技术参数

EPM5128LI68-2 数据手册

与EPM5128LI68-2相关器件

与EPM5128LI68-2相关文章

您还可以找

您在本页遇到什么问题？