Datasheet > EP20K600CB652C8N

EP20K600CB652C8N

更新时间： 2024-02-10 02:26:48

品牌	Logo	应用领域
英特尔 - INTEL		输入元件可编程逻辑
页数	文件大小	规格书
94页	780K
描述
Loadable PLD, 1.78ns, PBGA652, BGA-652

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EP20K600CB652C8N 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	BGA
包装说明：	LBGA,	针数：	652
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.1	JESD-30 代码：	S-PBGA-B652
JESD-609代码：	e1	长度：	45 mm
湿度敏感等级：	3	专用输入次数：	4
I/O 线路数量：	488	端子数量：	652
最高工作温度：	85 °C	最低工作温度：
组织：	4 DEDICATED INPUTS, 488 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	LBGA
封装形状：	SQUARE	封装形式：	GRID ARRAY, LOW PROFILE
峰值回流温度（摄氏度）：	245	可编程逻辑类型：	LOADABLE PLD
传播延迟：	1.78 ns	认证状态：	Not Qualified
座面最大高度：	1.63 mm	最大供电电压：	1.89 V
最小供电电压：	1.71 V	标称供电电压：	1.8 V
表面贴装：	YES	温度等级：	OTHER
端子面层：	TIN SILVER COPPER	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	40	宽度：	45 mm
Base Number Matches：	1

EP20K600CB652C8N 数据手册

APEX 20KC

Programmable Logic

Device

February 2004 ver. 2.2

Data Sheet

■

Programmable logic device (PLD) manufactured using a 0.15-µm all-

Features...

layer copper-metal fabrication process

–

25 to 35% faster design performance than APEX^TM20KE devices

Pin-compatible with APEX 20KE devices

High-performance, low-power copper interconnect

MultiCore^TMarchitecture integrating look-up table (LUT) logic

and embedded memory

–

LUT logic used for register-intensive functions

Embedded system blocks (ESBs) used to implement memory

functions, including first-in first-out (FIFO) buffers, dual-port

RAM, and content-addressable memory (CAM)

■

High-density architecture

–

200,000 to 1 million typical gates (see Table 1)

Up to 38,400 logic elements (LEs)

Up to 327,680 RAM bits that can be used without reducing

available logic

Table 1. APEX 20KC Device Features

Note (1)

Feature

EP20K200C

EP20K400C

EP20K600C

EP20K1000C

Maximum system gates

Typical gates

526,000

200,000

8,320

1,052,000

400,000

16,640

104

1,537,000

600,000

24,320

152

1,772,000

1,000,000

38,400

160

LEs

ESBs

Maximum RAM bits

PLLs (2)

106,496

212,992

311,296

327,680

Speed grades (3)

Maximum macrocells

Maximum user I/O pins

-7, -8, -9

832

-7, -8, -9

1,664

-7, -8, -9

2,432

-7, -8, -9

2,560

376

488

588

708

Notes to Table 1:

(1) The embedded IEEE Std. 1149.1 Joint Test Action Group (JTAG) boundary-scan circuitry contributes up to

57,000 additional gates.

(2) PLL: phase-locked loop.

(3) The -7 speed grade provides the fastest performance.

Altera Corporation

DS-APEX20KC-2.2

12 3 4 5 6 7...94

中文翻译

下载PDF

与EP20K600CB652C8N相关器件

型号	品牌	获取价格	描述	数据表
EP20K600CB652C9	INTEL	获取价格	Loadable PLD, 2ns, CMOS, PBGA652, 45 X 45 MM, 1.27 MM PITCH, BGA-652
EP20K600CB652C-9	INTEL	获取价格	LOADABLE PLD, 2ns, PBGA652, 45 X 45 MM, 1.27 MM PITCH, BGA-652
EP20K600CB652I7ES	ETC	获取价格	ASIC
EP20K600CB652I8	INTEL	获取价格	Loadable PLD, 1.78ns, CMOS, PBGA652, 45 X 45 MM, 1.27 MM PITCH, BGA-652
EP20K600CB652I8ES	ETC	获取价格	ASIC
EP20K600CB652I9ES	ETC	获取价格	ASIC
EP20K600CF1020I7ES	ETC	获取价格	ASIC
EP20K600CF1020I8ES	ETC	获取价格	ASIC
EP20K600CF1020I-9	ALTERA	获取价格	Loadable PLD, CMOS, PBGA1020, 33 X 33 MM, 1 MM PITCH, FINE LINE, BGA-1020
EP20K600CF1020I9ES	ETC	获取价格	ASIC

与EP20K600CB652C8N相关文章

共享储能电站：数据驱动与政策引领下的黄金机遇
2024-06-26

8
US1M数据手册解读：产品特性、替换型号推荐
2024-06-26

2
解析BAV99LT1G手册：参数分析、替换型号推荐
2024-06-26

1
解读BSS138PW数据手册：产品特性、电气参数及替换型号推荐
2024-06-26

3

产品中心

服务支持

精选活动

关于我们

帮助中心

EP20K600CB652C8N

EP20K600CB652C8N 技术参数

EP20K600CB652C8N 数据手册

与EP20K600CB652C8N相关器件

与EP20K600CB652C8N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EP20K600CB652C8N

EP20K600CB652C8N 技术参数

EP20K600CB652C8N 数据手册

与EP20K600CB652C8N相关器件

与EP20K600CB652C8N相关文章

您还可以找

您在本页遇到什么问题？