5秒后页面跳转
捷配首页

Datasheet > 存储 > DRAM> EBE11ED8AJWA-6E-E
EBE11ED8AJWA-6E-E PDF预览

EBE11ED8AJWA-6E-E

更新时间： 2024-01-09 07:05:02
品牌 Logo 应用领域
尔必达 - ELPIDA 存储内存集成电路动态存储器双倍数据速率时钟
页数 文件大小 规格书
29页 242K
描述
1GB Unbuffered DDR2 SDRAM DIMM

阅读下载

中文翻译

获取价格

EBE11ED8AJWA-6E-E 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：DIMM包装说明：DIMM, DIMM240,40
针数：240Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.36
风险等级：5.43Is Samacsys：N
访问模式：DUAL BANK PAGE BURST最长访问时间：0.45 ns
其他特性：AUTO/SELF REFRESH最大时钟频率 (fCLK)：333 MHz
I/O 类型：COMMONJESD-30 代码：R-XDMA-N240
JESD-609代码：e4内存密度：9663676416 bit
内存集成电路类型：DDR DRAM MODULE内存宽度：72
功能数量：1端口数量：1
端子数量：240字数：134217728 words
字数代码：128000000工作模式：SYNCHRONOUS
最高工作温度：85 °C最低工作温度：
组织：128MX72输出特性：3-STATE
封装主体材料：UNSPECIFIED封装代码：DIMM
封装等效代码：DIMM240,40封装形状：RECTANGULAR
封装形式：MICROELECTRONIC ASSEMBLY峰值回流温度（摄氏度）：NOT SPECIFIED
电源：1.8 V认证状态：Not Qualified
刷新周期：8192自我刷新：YES
子类别：DRAMs最大压摆率：1.665 mA
最大供电电压 (Vsup)：1.9 V最小供电电压 (Vsup)：1.7 V
标称供电电压 (Vsup)：1.8 V表面贴装：NO
技术：CMOS温度等级：OTHER
端子形式：NO LEAD端子节距：1 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
Base Number Matches：1

EBE11ED8AJWA-6E-E 数据手册

 浏览型号EBE11ED8AJWA-6E-E的Datasheet PDF文件第20页浏览型号EBE11ED8AJWA-6E-E的Datasheet PDF文件第21页浏览型号EBE11ED8AJWA-6E-E的Datasheet PDF文件第22页浏览型号EBE11ED8AJWA-6E-E的Datasheet PDF文件第24页浏览型号EBE11ED8AJWA-6E-E的Datasheet PDF文件第25页浏览型号EBE11ED8AJWA-6E-E的Datasheet PDF文件第26页 
EBE11ED8AJWA  
Clock Jitter [DDR2-800, 667]  
-8E, -8G  
800  
-6E  
Frequency (Mbps)  
Parameter  
667  
Symbol  
min.  
max.  
8000  
100  
min.  
3000  
−125  
max.  
8000  
125  
Unit  
ps  
Notes  
Average clock period  
Clock period jitter  
tCK (avg)  
tJIT (per)  
2500  
−100  
1
5
ps  
Clock period jitter during  
DLL locking period  
tJIT  
(per, lck)  
−80  
80  
−100  
100  
250  
200  
ps  
ps  
ps  
5
6
6
Cycle to cycle period jitter  
tJIT (cc)  
200  
160  
Cycle to cycle clock period jitter  
during DLL locking period  
tJIT (cc, lck)  
Cumulative error across 2 cycles  
Cumulative error across 3 cycles  
Cumulative error across 4 cycles  
Cumulative error across 5 cycles  
tERR (2per) −150  
tERR (3per) −175  
tERR (4per) −200  
tERR (5per) −200  
150  
175  
200  
200  
−175  
−225  
−250  
−250  
175  
225  
250  
250  
ps  
ps  
ps  
ps  
7
7
7
7
Cumulative error across  
n=6,7,8,9,10 cycles  
tERR  
(6-10per)  
−300  
300  
450  
−350  
−450  
350  
450  
ps  
ps  
7
7
Cumulative error across  
n=11, 12,…49,50 cycles  
tERR  
(11-50per)  
−450  
Average high pulse width  
Average low pulse width  
Duty cycle jitter  
tCH (avg)  
tCL (avg)  
tJIT (duty)  
0.48  
0.48  
−100  
0.52  
0.52  
100  
0.48  
0.48  
−125  
0.52  
0.52  
125  
tCK (avg)  
tCK (avg)  
ps  
2
3
4
Notes: 1. tCK (avg) is calculated as the average clock period across any consecutive 200cycle window.  
N  
tCK(avg) =  
tCKj  
N
∑
j =1  
N = 200  
2. tCH (avg) is defined as the average high pulse width, as calculated across any consecutive 200 high  
pulses.  
N  
tCH(avg) =  
tCHj (N ×tCK(avg))  
∑
j =1  
N = 200  
3. tCL (avg) is defined as the average low pulse width, as calculated across any consecutive 200 low pulses.  
N  
tCL(avg) =  
tCLj (N × tCK(avg))  
∑
j =1  
N = 200  
4. tJIT (duty) is defined as the cumulative set of tCH jitter and tCL jitter. tCH jitter is the largest deviation of  
any single tCH from tCH (avg). tCL jitter is the largest deviation of any single tCL from tCL (avg).  
tJIT (duty) is not subject to production test.  
tJIT (duty) = Min./Max. of {tJIT (CH), tJIT (CL)}, where:  
tJIT (CH) = {tCHj- tCH (avg) where j = 1 to 200}  
tJIT (CL) = {tCLj − tCL (avg) where j = 1 to 200}  
5. tJIT (per) is defined as the largest deviation of any single tCK from tCK (avg).  
tJIT (per) = Min./Max. of { tCKj − tCK (avg) where j = 1 to 200}  
tJIT (per) defines the single period jitter when the DLL is already locked. tJIT (per, lck) uses the same  
definition for single period jitter, during the DLL locking period only. tJIT (per) and tJIT (per, lck) are not  
subject to production test.  
Data Sheet E1054E30 (Ver. 3.0)  
23  
1...20212223242526...29

中文翻译

下载PDF

与EBE11ED8AJWA-6E-E相关器件

型号 品牌 描述 获取价格 数据表
EBE11ED8AJWA-8E-E ELPIDA 1GB Unbuffered DDR2 SDRAM DIMM

获取价格
EBE11ED8AJWA-8G-E ELPIDA 1GB Unbuffered DDR2 SDRAM DIMM

获取价格
EBE11FD8AGFD ELPIDA 1GB Fully Buffered DIMM

获取价格
EBE11FD8AGFD-5C-E ELPIDA 1GB Fully Buffered DIMM

获取价格
EBE11FD8AGFD-6E-E ELPIDA 1GB Fully Buffered DIMM

获取价格
EBE11FD8AGFN ELPIDA 1GB Fully Buffered DIMM

获取价格

与EBE11ED8AJWA-6E-E相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证