5秒后页面跳转
捷配首页

Datasheet > DRA821U
DRA821U PDF预览

DRA821U

更新时间： 2024-11-21 11:11:39
品牌 Logo 应用领域
德州仪器 - TI 以太网PC控制器
页数 文件大小 规格书
259页 5023K
描述
双核 Arm Cortex-A72、四核 Cortex-R5F、4 端口以太网交换机和 PCIe 控制器

阅读下载

中文翻译

获取价格

DRA821U 数据手册

 浏览型号DRA821U的Datasheet PDF文件第2页浏览型号DRA821U的Datasheet PDF文件第3页浏览型号DRA821U的Datasheet PDF文件第4页浏览型号DRA821U的Datasheet PDF文件第5页浏览型号DRA821U的Datasheet PDF文件第6页浏览型号DRA821U的Datasheet PDF文件第7页 
DRA821U-Q1, DRA821U  
ZHCSKS2E –APRIL 2020 –REVISED JUNE 2023  
DRA821 Jacinto™ 处理器  
• 加密硬件加速器–带ECC 的PKA、AES、SHA、  
RNG、DES 和3DES  
1 特性  
处理器内核：  
功能安全：  
• 双核64 位Arm® Cortex®-A72 微处理器子系统，性  
能高达2.0GHz、24K DMIPS  
• 以功能安全合规型为目标（在部分器件型号上）  
– 专为功能安全应用开发  
– 每个双核Cortex®-A72 集群具有1MB L2 共享缓  
存
– 每个A72 内核具有32KB L1 数据缓存和48KB  
L1 指令缓存  
– 将提供使ISO 26262 和IEC 61508 功能安全系  
统设计满足ASIL-D/SIL-3 要求的文档  
– 系统功能符合ASIL-D/SIL-3 要求  
– 对于MCU 域，硬件完整性符合ASIL-D/SIL-3  
要求  
– 对于MAIN 域的扩展MCU (EMCU) 部分，硬件  
完整性符合ASIL-D/SIL-3 要求  
– 对于MAIN 域的其余部分，硬件完整性符合  
ASIL-B/SIL-2 要求  
• 4 个Arm® Cortex®-R5F MCU，性能高达  
1.0GHz，具有可选锁步操作，8K DMIPS  
– 32K 指令缓存，32K 数据缓存，64K L2 TCM  
– 隔离MCU 子系统中有2 个Arm® Cortex®-R5F  
MCU  
– 通用计算分区中有2 个Arm® Cortex®-R5F  
– 在EMCU 和MAIN 域的其余部分之间提供FFI  
隔离  
– 安全相关认证  
MCU  
存储器子系统：  
• 1MB 的片上L3 RAM（具有ECC 和一致性）  
• 计划的ISO 26262 和IEC 61508 认证  
• 符合AEC-Q100 标准（以Q1 结尾的器件型号）  
• 高速接口：  
– ECC 错误保护  
– 共享一致性缓存  
– 集成以太网TSN/AVB 交换机，支持最多4 个  
(DRA821U4) 或2 个(DRA821U2) 外部端口：  
– 支持内部DMA 引擎  
• 外部存储器接口(EMIF) 模块（具有ECC）  
• 一个端口支持5Gb、10Gb USXGMII/XFI  
• 所有端口均支持2.5Gb SGMII  
• 所有端口均支持1Gb SGMII/RGMII  
• DRA821U4：任一个端口都可以支持  
QSGMII（使用所有4 个内部端口）  
• 无阻塞线速存储和转发交换机  
• InterVLAN（第3 层）路由支持  
• 通过IEEE 1588（附件D、E 和F）提供时  
间同步支持  
– 支持符合JESD209-4B 规范的LPDDR4 存储器  
类型。（不支持字节模式LPDDR4 存储器或具  
有超过17 行地址位的存储器）  
– 支持高达3200MT/s 的速度  
– 具有内联ECC 总线的32 位和16 位数据总线，  
数据速率高达12.8GB/s  
• 通用存储器控制器(GPMC)  
• MAIN 域中的512KB 片上SRAM，受ECC 保护  
虚拟化：  
• TSN/AVB 对流量调度和整形的支持  
• 用于调试和诊断的端口监视功能  
• 管制和速率限制支持  
• Arm® Cortex®-A72 中的管理程序支持  
• 独立处理子系统，带Arm® Cortex®-A72、Arm®  
Cortex®-R5F，采用隔离式安全MCU 岛  
• IO 虚拟化支持  
– 安全MCU 岛中一个RGMII/RMII 端口  
• 一个PCI-Express® 第3 代控制器  
– 外设虚拟化单元(PVU)，用于低延迟高带宽的外  
设流量  
– 第1 代、第2 代和第3 代均可使用，具有自动  
协商功能  
• 针对存储器和外设隔离的多区域防火墙支持  
• 通过以太网、PCIe 和DMA 提供虚拟化支持  
• 器件安全（在部分器件型号上）：  
• 安全引导，提供安全运行时支持  
• 客户可编程的根密钥，级别高达RSA-4K 或  
ECC-512  
– 4 个通道  
• 一个USB 3.1 第1 代双重角色器件子系统  
– 支持Type-C 开关  
– 独立配置为USB 主机、USB 外设或USB 双重  
角色器件  
汽车接口：  
• 嵌入式硬件安全模块  
• 20 个CAN-FD 端口  
• 12 个通用异步接收器/发射器(UART)  
• 11 个串行外设接口(SPI)  
本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问  
www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。  
English Data Sheet: SPRSP57  
 
1234567...259

中文翻译

下载PDF

与DRA821U相关器件

型号 品牌 获取价格 描述 数据表
DRA821U4TCBALMQ1 TI

获取价格

 		具有双核 Arm® Cortex®-A72、四核 Cortex-R5F、四端口以太网交换机
DRA821U4TCBALMRQ1 TI

获取价格

 		具有双核 Arm® Cortex®-A72、四核 Cortex-R5F、四端口以太网交换机
DRA821U-Q1 TI

获取价格

 		具有双核 Arm® Cortex®-A72、四核 Cortex-R5F、四端口以太网交换机
DRA829 TI

获取价格

 		DRA829 Jacinto™ Processors Silicon Revision
DRA829J TI

获取价格

 		DRA829 Jacinto™ Processors Silicon Revision
DRA829J_V01 TI

获取价格

 		DRA829 Jacinto™ Processors Silicon Revision
DRA829J_V03 TI

获取价格

 		DRA829 Jacinto™ Processors Silicon Revision
DRA829J_V04 TI

获取价格

 		DRA829 Jacinto™ Processors Silicon Revision
DRA829JMTGBALFR TI

获取价格

 		DRA829 Jacinto™ Processors Silicon Revision
DRA829JMTGBALFRQ1 TI

获取价格

 		DRA829 Jacinto™ Processors Silicon Revision

与DRA821U相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证