5秒后页面跳转
捷配首页

Datasheet > 电信电路 > ATM/SONET/SDH 集成电路> CYS25G0101DX
CYS25G0101DX PDF预览

CYS25G0101DX

更新时间： 2024-01-17 14:41:44
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
15页 214K
描述
SONET OC-48 Transceiver

阅读下载

中文翻译

获取价格

CYS25G0101DX 技术参数

生命周期：Active包装说明：BGA, BGA100,10X10,40
Reach Compliance Code：compliant风险等级：5.82
JESD-30 代码：S-PBGA-B100端子数量：100
最高工作温度：70 °C最低工作温度：
封装主体材料：PLASTIC/EPOXY封装代码：BGA
封装等效代码：BGA100,10X10,40封装形状：SQUARE
封装形式：GRID ARRAY电源：1.5,3.3 V
认证状态：Not Qualified子类别：ATM/SONET/SDH ICs
表面贴装：YES技术：BICMOS
电信集成电路类型：ATM/SONET/SDH TRANSCEIVER温度等级：COMMERCIAL
端子形式：BALL端子节距：1 mm
端子位置：BOTTOMBase Number Matches：1

CYS25G0101DX 数据手册

 浏览型号CYS25G0101DX的Datasheet PDF文件第7页浏览型号CYS25G0101DX的Datasheet PDF文件第8页浏览型号CYS25G0101DX的Datasheet PDF文件第9页浏览型号CYS25G0101DX的Datasheet PDF文件第11页浏览型号CYS25G0101DX的Datasheet PDF文件第12页浏览型号CYS25G0101DX的Datasheet PDF文件第13页 
CYS25G0101DX  
Table 7. AC Specifications—REFCLK[7]  
Parameter  
Description  
Min.  
154.5  
6.38  
35  
Max.  
156.5  
6.47  
65  
Unit  
MHz  
ns  
tREF  
REFCLK Input Frequency  
REFCLK Period  
tREFP  
tREFD  
tREFT  
tREFR  
tREFF  
REFCLK Duty Cycle  
%
REFCLK Frequency Tolerance — (relative to received serial data)[8]  
–100  
0.3  
+100  
1.5  
ppm  
ns  
REFCLK Rise Time  
REFCLK Fall Time  
0.3  
1.5  
ns  
Table 8. AC Specifications–CML Serial Outputs  
Parameter Description  
tRISE  
tFALL  
Min.  
60  
Typical  
Max.  
170  
Unit  
ps  
CML Output Rise Time (20–80%, 100Ω balanced load)  
CML Output Fall Time (80–20%, 100Ω balanced load)  
60  
170  
ps  
Table 9. Jitter Specifications  
Parameter  
Description  
Min. Typical[10] Max.[10]  
Unit  
UI  
tTJ-TXPLL  
tTJ-RXPLL  
Notes:  
Total Output Jitter for TX PLL (p-p)[9]  
0.03  
0.007  
0.035  
0.008  
0.04  
0.008  
0.05  
Total Output Jitter for TX PLL (rms)[9, 11]  
Total Output Jitter for RX CDR PLL (p-p)[9]  
Total Output Jitter for RX CDR PLL (rms)[9, 11]  
UI  
UI  
0.01  
UI  
6. RXCLk rise time and fall times are measured at the 20 to 80 percentile region of the rising and falling edge of the clock signal.  
7. The 155.52 MHz Reference Clock Phase Noise Limits for the CYS25G0101DX are illustrated in Figure 5.  
8. +20 ppm is required to meet the SONET output frequency specification.  
9. The RMS and P-to-P jitter values are measured using a 12-KHz to 20-MHz SONET filter.  
10. Typical values are measured at room temperature and the Max. values are measured at 0° C.  
11. This device passes the Bellcore specification from -10° C to 85° C.  
Document #: 38-02009 Rev. *J  
Page 10 of 15  
1...78910111213...15

中文翻译

下载PDF

与CYS25G0101DX相关器件

型号 品牌 获取价格 描述 数据表
CYS25G0101DX_07 CYPRESS

获取价格

 		SONET OC-48 Transceiver
CYS25G0101DX_10 CYPRESS

获取价格

 		SONET OC-48 Transceiver
CYS25G0101DX-AEXC CYPRESS

获取价格

 		Transceiver, 1-Func, BICMOS, PQFP120, 14 X 14 MM, 1 MM HEIGHT, LEAD FREE, MS-026, TQFP-120
CYS25G0101DX-ATC CYPRESS

获取价格

 		SONET OC-48 Transceiver
CYS25G0101DX-ATI CYPRESS

获取价格

 		SONET OC-48 Transceiver
CYS25G0101DX-ATXC CYPRESS

获取价格

 		SONET OC-48 Transceiver
CYS25G0101DX-ATXI CYPRESS

获取价格

 		SONET OC-48 Transceiver
CYS25G0101DX-BBC CYPRESS

获取价格

 		ATM/SONET/SDH Transceiver, BICMOS, PBGA100,
CYS25G0102DX-ATC CYPRESS

获取价格

 		Transceiver, 1-Func, BICMOS, PQFP120, 14 X 14 MM, 1.40 MM HEIGHT, TQFP-120
CYS25G0102DX-ATI CYPRESS

获取价格

 		ATM/SONET/SDH Transceiver, BICMOS, PQFP120,

与CYS25G0101DX相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证