Datasheet > 电信电路 > 网络接口> CYP15G0402DX-BGC

CYP15G0402DX-BGC

更新时间： 2024-02-02 19:17:12

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		电信集成电路电信电路信息通信管理
页数	文件大小	规格书
27页	818K
描述
Quad HOTLinkII SERDES

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CYP15G0402DX-BGC 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	27 X 27 MM, 1.52 MM HEIGHT, THERMALLY ENHANCED, BGA-256	针数：	256
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.92	Is Samacsys：	N
JESD-30 代码：	S-PBGA-B256	JESD-609代码：	e0
长度：	27 mm	湿度敏感等级：	3
功能数量：	1	端子数量：	256
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA256,20X20,50	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	225
电源：	1.5,3.3 V	认证状态：	Not Qualified
座面最大高度：	1.745 mm	子类别：	Other Telecom ICs
标称供电电压：	3.3 V	表面贴装：	YES
技术：	BICMOS	电信集成电路类型：	TELECOM CIRCUIT
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	30
宽度：	27 mm	Base Number Matches：	1

CYP15G0402DX-BGC 数据手册

PRELIMINARY

CYP15G0402DX

The transmit section of the CYP15G0402DX Quad HOTLinkII

SERDES consists of four byte wide channels that accept a

pre-encoded character on every clock cycle. Transmission

characters are passed from the Transmit Input Register to a

Serializer. The serialized characters are output from a differ-

ential transmission line driver at a bit-rate of 10 or 20 times the

input reference clock.

The receive section of the CYP15G0402DX Quad HOTLink II

SERDES consists of four byte wide channels. Each channel

accepts a serial bit-stream from a PECL-compatible differ-

ential line receiver and, using a completely integrated PLL

Clock Synchronizer, recovers the timing information

necessary for data reconstruction. Each recovered bit-stream

is deserialized and framed into characters. Recovered

characters are then passed to the receiver output register,

along with a recovered character clock.

The LVTTL parallel input interface use different clocking

sources to provide flexibility in system architecture. The

receive output interface may be configured to output the data

with a character-rate or half character-rate clock. Both true and

complement recovered-clock outputs are available.

Each transmit and receive channel contains independent

Built-In Self-Test (BIST) pattern generators and checkers. This

BIST hardware allows at-speed testing of the interface data

path.

HOTLink II devices are ideal for a variety of applications to

replace parallel interfaces with high-speed, point-to-point

serial links.Some applications include interconnecting

backplanes on switches, routers, servers and video trans-

mission systems

Transceiver Logic Block Diagram

x10

Phase

Align

Buffer

Phase

Align

Buffer

Phase

Align

Buffer

Phase

Align

Buffer

Framer

Serializer

Deserializer

Serializer

Deserializer

Serializer

Deserializer

Document #: 38-02023 Rev. *B

Page 2 of 27

123 4 5 6 7...27

下载PDF

与CYP15G0402DX-BGC相关器件

型号	品牌	描述	获取价格	数据表
CYP15G0402DX-BGI	CYPRESS	Quad HOTLinkII SERDES	获取价格
CYP15G0403DXB	CYPRESS	Independent Clock Quad HOTLink II⑩ Transceive	获取价格
CYP15G0403DXB_07	CYPRESS	Independent Clock Quad HOTLink II⑩ Transceive	获取价格
CYP15G0403DXB_09	CYPRESS	Independent Clock Quad HOTLink II Transceiver	获取价格
CYP15G0403DXB_11	CYPRESS	Independent Clock Quad HOTLink II Transceiver Single 3.3V supply	获取价格
CYP15G0403DXB-BGC	CYPRESS	Independent Clock Quad HOTLink II⑩ Transceive	获取价格

与CYP15G0402DX-BGC相关文章

MAX6675资料手册参数详解、引脚配置说明
2024-05-13

10
LM258引脚图及功能介绍、主要参数分析
2024-05-13

5
CD4052资料手册参数详解、引脚配置说明
2024-05-13

7
一文带你了解TPS5430资料手册分析：参数介绍、引脚配置说明
2024-05-13

6

产品中心

服务支持

精选活动

关于我们

帮助中心

CYP15G0402DX-BGC

CYP15G0402DX-BGC 技术参数

CYP15G0402DX-BGC 数据手册

与CYP15G0402DX-BGC相关器件

与CYP15G0402DX-BGC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CYP15G0402DX-BGC

CYP15G0402DX-BGC 技术参数

CYP15G0402DX-BGC 数据手册

与CYP15G0402DX-BGC相关器件

与CYP15G0402DX-BGC相关文章

您还可以找

您在本页遇到什么问题？