5秒后页面跳转
捷配首页

Datasheet > 存储 > FIFO> CY7C4291-15JCR
CY7C4291-15JCR PDF预览

CY7C4291-15JCR

更新时间： 2024-02-02 08:42:08
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路先进先出芯片时钟
页数 文件大小 规格书
16页 200K
描述
FIFO, 128KX9, Synchronous, CMOS, PQCC32, PLASTIC, LCC-32

阅读下载

中文翻译

获取价格

CY7C4291-15JCR 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：QFJ包装说明：LEAD FREE, PLASTIC, LCC-32
针数：32Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.71
风险等级：5.68Is Samacsys：N
最长访问时间：10 ns周期时间：15 ns
JESD-30 代码：R-PQCC-J32JESD-609代码：e3
长度：13.97 mm内存密度：1179648 bit
内存宽度：9湿度敏感等级：3
功能数量：1端子数量：32
字数：131072 words字数代码：128000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：128KX9
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装形状：RECTANGULAR
封装形式：CHIP CARRIER并行/串行：PARALLEL
峰值回流温度（摄氏度）：260认证状态：Not Qualified
座面最大高度：3.556 mm最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：MATTE TIN
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：20
宽度：11.43 mmBase Number Matches：1

CY7C4291-15JCR 数据手册

 浏览型号CY7C4291-15JCR的Datasheet PDF文件第2页浏览型号CY7C4291-15JCR的Datasheet PDF文件第3页浏览型号CY7C4291-15JCR的Datasheet PDF文件第4页浏览型号CY7C4291-15JCR的Datasheet PDF文件第5页浏览型号CY7C4291-15JCR的Datasheet PDF文件第6页浏览型号CY7C4291-15JCR的Datasheet PDF文件第7页 
CY7C4281  
CY7C4291  
64K/128K x 9 Deep Sync FIFOs  
Features  
Functional Description  
• High-speed, low-power, first-in first-out (FIFO)  
memories  
• 64K × 9 (CY7C4281)  
• 128K × 9 (CY7C4291)  
• 0.5-micron CMOS for optimum speed/power  
• High-speed 100-MHz operation (10-ns read/write cycle  
times)  
• Low power  
— ICC= 40 mA  
— ISB = 2 mA  
The CY7C4281/91 are high-speed, low-power FIFO  
memories with clocked read and write interfaces. All are nine  
bits wide. The CY7C4281/91 are pin-compatible to the  
CY7C42X1 Synchronous FIFO family. Programmable  
features include Almost Full/Almost Empty flags. These FIFOs  
provide solutions for a wide variety of data buffering needs,  
including high-speed data acquisition, multiprocessor inter-  
faces, and communications buffering.  
These FIFOs have nine-bit input and output ports that are  
controlled by separate clock and enable signals. The input port  
is controlled by a free-running clock (WCLK) and two  
write-enable pins (WEN1, WEN2/LD).  
• Fully asynchronous and simultaneous read and write  
operation  
• Empty, Full, and programmable Almost Empty and  
Almost Full status flags  
• TTL compatible  
• Output Enable (OE) pin  
• Independent read and write enable pins  
• Center power and ground pins for reduced noise  
• Supports free-running 50% duty cycle clock inputs  
• Width Expansion Capability  
• 32-pin PLCC  
• Pin-compatible density upgrade to CY7C42X1  
family  
When WEN1 is LOW and WEN2/LD is HIGH, data is written  
into the FIFO on the rising edge of the WCLK signal. While  
WEN1, WEN2/LD is held active, data is continually written into  
the FIFO on each WCLK cycle. The output port is controlled in  
a similar manner by a free-running read clock (RCLK) and two  
read enable pins (REN1, REN2). In addition, the  
CY7C4281/91 has an output enable pin (OE). The read  
(RCLK) and write (WCLK) clocks may be tied together for  
single-clock operation or the two clocks may be run indepen-  
dently for asynchronous read/write applications. Clock  
frequencies up to 100 MHz are achievable. Depth expansion  
is possible using one enable input for system control, while the  
other enable is controlled by expansion logic to direct the flow  
of data.  
• Pin-compatible density upgrade to  
IDT72201/11/21/31/41/51  
D
0 −  
8
Pin Configuration  
Logic Block Diagram  
INPUT  
REGISTER  
PLCC  
Top View  
WCLK WEN1 WEN2/LD  
4
3
2
1
32 31 30  
29  
D
D
PAF  
PAE  
RS  
1
5
6
7
FLAG  
PROGRAM  
REGISTER  
28  
27  
26  
0
WEN1  
WCLK  
WEN2/LD  
8
9
WRITE  
CONTROL  
CY7C4281  
CY7C4291  
GND  
V
CC  
25  
24  
23  
22  
21  
REN1  
RCLK  
REN2  
OE  
Q
8
10  
11  
12  
13  
EF  
Q
7
PAE  
PAF  
FF  
FLAG  
LOGIC  
Q
6
Q
5
Dual Port  
14 15 16 17 18 19 20  
RAMARRAY  
64K x 9  
128K x 9  
WRITE  
POINTER  
READ  
POINTER  
RESET  
LOGIC  
RS  
THREE-STATE  
OUTPUT REGISTER  
READ  
CONTROL  
OE  
Q
0 –  
8
RCLK REN1 REN2  
Cypress Semiconductor Corporation  
Document #: 38-06007 Rev. *B  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised August 19, 2003  
1234567...16

中文翻译

下载PDF

与CY7C4291-15JCR相关器件

型号 品牌 获取价格 描述 数据表
CY7C4291-15JCT CYPRESS

获取价格

 		FIFO, 128KX9, 10ns, Synchronous, CMOS, PQCC32, PLASTIC, LCC-32
CY7C4291-15JXC CYPRESS

获取价格

 		64K/128K x 9 Deep Sync FIFOs
CY7C4291-25JC CYPRESS

获取价格

 		64K/128K x 9 Deep Sync FIFOs
CY7C4291-25JCT CYPRESS

获取价格

 		FIFO, 128KX9, 15ns, Synchronous, CMOS, PQCC32, PLASTIC, LCC-32
CY7C429-15AC CYPRESS

获取价格

 		FIFO, 2KX9, 15ns, Asynchronous, CMOS, PQFP32, PLASTIC, TQFP-32
CY7C429-15DMB CYPRESS

获取价格

 		256/512/1K/2K/4K x 9 Asynchronous FIFO
CY7C429-15JC CYPRESS

获取价格

 		256/512/1K/2K/4K x 9 Asynchronous FIFO
CY7C429-15JC ROCHESTER

获取价格

 		FIFO, 2KX9, 15ns, Asynchronous, CMOS, PQCC32, PLASTIC, LCC-32
CY7C429-15JI CYPRESS

获取价格

 		256/512/1K/2K/4K x 9 Asynchronous FIFO
CY7C429-15JIT CYPRESS

获取价格

 		FIFO, 2KX9, 15ns, Asynchronous, CMOS, PQCC32, PLASTIC, LCC-32

与CY7C4291-15JCR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证