5秒后页面跳转
捷配首页

Datasheet > 存储 > FIFO> CY7C4225-15JC
CY7C4225-15JC PDF预览

CY7C4225-15JC

更新时间： 2024-02-21 19:20:18
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 先进先出芯片
页数 文件大小 规格书
25页 411K
描述
64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs

阅读下载

获取价格

CY7C4225-15JC 技术参数

生命周期：Obsolete零件包装代码：LCC
包装说明：QCCJ,针数：68
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.32.00.71风险等级：5.49
最长访问时间：10 ns其他特性：RETRANSMIT
周期时间：15 nsJESD-30 代码：S-PQCC-J68
长度：24.2316 mm内存密度：18432 bit
内存宽度：18功能数量：1
端子数量：68字数：1024 words
字数代码：1000工作模式：SYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：1KX18输出特性：3-STATE
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装形状：SQUARE
封装形式：CHIP CARRIER并行/串行：PARALLEL
认证状态：Not Qualified座面最大高度：5.08 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD宽度：24.2316 mm
Base Number Matches：1

CY7C4225-15JC 数据手册

 浏览型号CY7C4225-15JC的Datasheet PDF文件第3页浏览型号CY7C4225-15JC的Datasheet PDF文件第4页浏览型号CY7C4225-15JC的Datasheet PDF文件第5页浏览型号CY7C4225-15JC的Datasheet PDF文件第7页浏览型号CY7C4225-15JC的Datasheet PDF文件第8页浏览型号CY7C4225-15JC的Datasheet PDF文件第9页 
CY7C4425/4205/4215  
CY7C4225/4235/4245  
Switching Characteristics Over the Operating Range (continued)  
7C42X5-10 7C42X5-15 7C42X5-25 7C42X5-35  
Parameter  
Description  
Min. Max. Min. Max. Min. Max. Min. Max. Unit  
t
Clock to Programmable Almost-Full Flag  
8
12  
8
10  
16  
10  
15  
20  
15  
20  
25  
20  
ns  
ns  
ns  
PAFsynch  
PAEasynch  
PAEsynch  
(Synchronous mode, V /SMODE tied to V  
)
)
CC  
SS  
[12]  
t
t
Clock to Programmable Almost-Empty Flag  
(Asynchronous mode, V /SMODE tied to V  
)
CC  
CC  
Clock to Programmable Almost-Full Flag  
(Synchronous mode, V /SMODE tied to V  
CC  
SS  
t
t
t
t
t
Clock to Half-Full Flag  
12  
7
16  
10  
20  
15  
25  
20  
ns  
ns  
ns  
ns  
ns  
HF  
Clock to Expansion Out  
Expansion in Pulse Width  
Expansion in Set-Up Time  
XO  
3
4.5  
5
6.5  
5
10  
10  
10  
14  
15  
12  
XI  
XIS  
Skew Time between Read Clock and Write  
Clock for Full Flag  
6
SKEW1  
t
t
Skew Time between Read Clock and Write  
Clock for Empty Flag  
5
6
10  
18  
12  
20  
ns  
ns  
SKEW2  
SKEW3  
Skew Time between Read Clock and Write  
Clock for Programmable Almost Empty and Pro-  
grammable Almost Full Flags.  
10  
15  
Switching Waveforms  
Write Cycle Timing  
t
CLK  
t
t
CLKL  
CLKH  
WCLK  
t
t
DH  
DS  
D –D  
0
17  
t
ENH  
t
ENS  
WEN  
FF  
NO OPERATION  
t
t
WFF  
WFF  
[13]  
t
SKEW1  
RCLK  
REN  
42X5–6  
Notes:  
10. Pulse widths less than minimum values are not allowed.  
11. Values guaranteed by design, not currently tested.  
12. PAFasynch, tPAEasynch, after program register write will not be valid until 5 ns + tPAF(E)  
.
13. tSKEW1 is the minimum time between a rising RCLK edge and a rising WCLK edge to guarantee that FF will go HIGH during the current clock cycle. If the time between the  
rising edge of RCLK and the rising edge of WCLK is less than tSKEW1, then FF may not change state until the next WCLK edge.  
6
1...3456789...25

下载PDF

与CY7C4225-15JC相关器件

型号 品牌 描述 获取价格 数据表
CY7C4225-15JCT CYPRESS FIFO, 1KX18, 10ns, Synchronous, CMOS, PQCC68, PLASTIC, LCC-68

获取价格
CY7C4225-15JI CYPRESS 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs

获取价格
CY7C4225-15JIR CYPRESS FIFO, 1KX18, Synchronous, CMOS, PQCC68, PLASTIC, LCC-68

获取价格
CY7C4225-15JIT CYPRESS FIFO, 1KX18, 10ns, Synchronous, CMOS, PQCC68, PLASTIC, LCC-68

获取价格
CY7C4225-25AC CYPRESS 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs

获取价格
CY7C4225-25AI CYPRESS 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs

获取价格

与CY7C4225-15JC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证