5秒后页面跳转
捷配首页

Datasheet > CY7C344-15PC
CY7C344-15PC PDF预览

CY7C344-15PC

更新时间： 2024-10-04 20:22:55
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟输入元件光电二极管可编程逻辑
页数 文件大小 规格书
15页 325K
描述
OT PLD, 15ns, PAL-Type, CMOS, PDIP28, 0.300 INCH, PLASTIC, MO-095, DIP-28

阅读下载

中文翻译

获取价格

CY7C344-15PC 技术参数

是否Rohs认证：不符合生命周期：Obsolete
零件包装代码：DIP包装说明：0.300 INCH, PLASTIC, MO-095, DIP-28
针数：28Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.86
Is Samacsys：N其他特性：MACROCELLS INTERCONNECTED BY PIA; 32 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
架构：PAL-TYPE最大时钟频率：50 MHz
JESD-30 代码：R-PDIP-T28JESD-609代码：e0
长度：34.67 mm专用输入次数：7
I/O 线路数量：16输入次数：24
输出次数：16产品条款数：320
端子数量：28最高工作温度：70 °C
最低工作温度：组织：7 DEDICATED INPUTS, 16 I/O
输出函数：MACROCELL封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP28,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
可编程逻辑类型：OT PLD传播延迟：15 ns
认证状态：Not Qualified座面最大高度：4.82 mm
子类别：Programmable Logic Devices最大供电电压：5.25 V
最小供电电压：4.75 V标称供电电压：5 V
表面贴装：NO技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.62 mmBase Number Matches：1

CY7C344-15PC 数据手册

 浏览型号CY7C344-15PC的Datasheet PDF文件第2页浏览型号CY7C344-15PC的Datasheet PDF文件第3页浏览型号CY7C344-15PC的Datasheet PDF文件第4页浏览型号CY7C344-15PC的Datasheet PDF文件第5页浏览型号CY7C344-15PC的Datasheet PDF文件第6页浏览型号CY7C344-15PC的Datasheet PDF文件第7页 
44B  
CY7C344  
32-Macrocell MAX® EPLD  
tional I/O pins communicate to one logic array block. In the  
CY7C344 LAB there are 32 macrocells and 64 expander prod-  
uct terms. When an I/O macrocell is used as an input, two  
expanders are used to create an input path. Even if all of the  
I/O pins are driven by macrocell registers, there are still 16  
“buried” registers available. All inputs, macrocells, and I/O pins  
are interconnected within the LAB.  
Features  
• High-performance, high-density replacement for TTL,  
74HC, and custom logic  
• 32 macrocells, 64 expander product terms in one LAB  
• 8 dedicated inputs, 16 I/O pins  
• 0.8-micron double-metal CMOS EPROM technology  
The speed and density of the CY7C344 makes it a natural for  
all types of applications. With just this one device, the designer  
can implement complex state machines, registered logic, and  
combinatorial “glue” logic, without using multiple chips. This  
architectural flexibility allows the CY7C344 to replace multi-  
chip TTL solutions, whether they are synchronous, asynchro-  
nous, combinatorial, or all three.  
• 28-pin, 300-mil DIP, cerDIP or 28-pin HLCC, PLCC  
package  
Functional Description  
Available in a 28-pin, 300-mil DIP or windowed J-leaded ce-  
ramic chip carrier (HLCC), the CY7C344 represents the dens-  
est EPLD of this size. Eight dedicated inputs and 16 bidirec-  
Logic Block Diagram[1]  
Pin Configurations  
HLCC  
15(22) INPUT  
15(23) INPUT  
INPUT  
1(8)  
Top View  
INPUT/CLK 2(9)  
27(6)  
28(7)  
INPUT  
INPUT  
INPUT  
INPUT  
13(20)  
14(21)  
4
3
2
1
28 27 26  
25  
5
6
7
8
9
10  
11  
I/O  
I/O  
I/O  
INPUT  
INPUT  
INPUT  
INPUT/CLK  
I/O  
24  
23  
22  
21  
20  
19  
MACROCELL 2  
MACROCELL 1  
I/O 3(10)  
I/O 4(11)  
I/O 5(12)  
I/O 6(13)  
I/O 9(16)  
I/O 10(17)  
I/O 11(18)  
I/O 12(19)  
I/O 17(24)  
I/O 18(25)  
I/O 19(26)  
I/O 20(27)  
I/O 23(2)  
I/O 24(3)  
I/O 25(4)  
I/O 26(5)  
INPUT  
INPUT  
INPUT  
INPUT  
I/O  
MACROCELL 4  
MACROCELL 6  
MACROCELL 8  
MACROCELL 10  
MACROCELL 12  
MACROCELL 14  
MACROCELL 16  
MACROCELL 18  
MACROCELL 20  
MACROCELL 22  
MACROCELL 24  
MACROCELL 26  
MACROCELL 28  
MACROCELL 30  
MACROCELL 32  
MACROCELL 3  
MACROCELL 5  
MACROCELL 7  
MACROCELL 9  
MACROCELL 11  
MACROCELL 13  
MACROCELL 15  
MACROCELL 17  
MACROCELL 19  
MACROCELL 21  
MACROCELL 23  
MACROCELL 25  
MACROCELL 27  
MACROCELL 29  
MACROCELL 31  
G
L
I
O
O
B
A
L
I/O  
12 13 14 1516 1718  
C
O
N
T
C344–2  
CerDIP  
B
U
S
Top View  
R
O
L
INPUT  
INPUT  
INPUT  
I/O  
1
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
INPUT/CLK  
I/O  
2
3
4
5
6
7
I/O  
I/O  
I/O  
I/O  
I/O  
I/O  
V
CC  
V
CC  
GND  
I/O  
GND  
I/O  
8
9
I/O  
I/O  
10  
11  
12  
13  
14  
C344–1  
32  
64 EXPANDER PRODUCT TERM ARRAY  
I/O  
I/O  
INPUT  
I/O  
I/O  
INPUT  
INPUT  
INPUT  
C344–3  
Selection Guide  
7C344-15  
7C344-20  
7C344-25  
25  
Maximum Access Time (ns)  
15  
20  
Maximum Operating Current  
(mA)  
Commercial  
Military  
200  
200  
220  
220  
150  
170  
170  
200  
220  
Industrial  
Commercial  
Military  
220  
150  
220  
Maximum Standby Current  
(mA)  
150  
170  
Industrial  
170  
170  
Note:  
1. Numbers in () refer to J-leaded packages.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-03006 Rev. **  
Revised July 18, 2000  
 
1234567...15

中文翻译

下载PDF

CY7C344-15PC 替代型号

型号 品牌 替代类型 描述 数据表
EPM5032PC-15 ALTERA

功能相似

 OT PLD, 15ns, PAL-Type, CMOS, PDIP28, PLASTIC, DIP-28

与CY7C344-15PC相关器件

型号 品牌 获取价格 描述 数据表
CY7C344-15PC/PI CYPRESS

获取价格

 		32-Macrocell MAX EPLD
CY7C344-15PI CYPRESS

获取价格

 		OT PLD, 15ns, PAL-Type, CMOS, PDIP28, 0.300 INCH, PLASTIC, MO-095, DIP-28
CY7C344-15WC CYPRESS

获取价格

 		UV PLD, 15ns, PAL-Type, CMOS, CDIP28, 0.300 INCH, WINDOWED, CERDIP-28
CY7C344-15WC/WI CYPRESS

获取价格

 		32-Macrocell MAX EPLD
CY7C344-15WI ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344-20DC ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344-20DI CYPRESS

获取价格

 		OT PLD, 30ns, PAL-Type, CMOS, CDIP28, 0.300 INCH, CERDIP-28
CY7C344-20HC/HI CYPRESS

获取价格

 		32-Macrocell MAX EPLD
CY7C344-20HI ETC

获取价格

 		UV-Erasable/OTP PLD
CY7C344-20HMB CYPRESS

获取价格

 		32-Macrocell MAX EPLD

与CY7C344-15PC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证