5秒后页面跳转
CY7C277-50DMB PDF预览

CY7C277-50DMB

更新时间: 2024-01-09 14:27:16
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路输出元件可编程只读存储器OTP只读存储器
页数 文件大小 规格书
13页 421K
描述
32K x 8 Reprogrammable Registered PROM

CY7C277-50DMB 技术参数

生命周期:Obsolete零件包装代码:DIP
包装说明:DIP,针数:28
Reach Compliance Code:unknownECCN代码:EAR99
HTS代码:8542.32.00.61风险等级:5.6
最长访问时间:25 ns其他特性:OUTPUT REGISTERED
JESD-30 代码:R-GDIP-T28内存密度:262144 bit
内存集成电路类型:UVPROM内存宽度:8
功能数量:1端子数量:28
字数:32768 words字数代码:32000
工作模式:ASYNCHRONOUS最高工作温度:85 °C
最低工作温度:-40 °C组织:32KX8
输出特性:3-STATE封装主体材料:CERAMIC, GLASS-SEALED
封装代码:DIP封装形状:RECTANGULAR
封装形式:IN-LINE并行/串行:PARALLEL
认证状态:Not Qualified最大供电电压 (Vsup):5.5 V
最小供电电压 (Vsup):4.5 V标称供电电压 (Vsup):5 V
表面贴装:NO技术:CMOS
温度等级:INDUSTRIAL端子形式:THROUGH-HOLE
端子位置:DUAL

CY7C277-50DMB 数据手册

 浏览型号CY7C277-50DMB的Datasheet PDF文件第2页浏览型号CY7C277-50DMB的Datasheet PDF文件第3页浏览型号CY7C277-50DMB的Datasheet PDF文件第4页浏览型号CY7C277-50DMB的Datasheet PDF文件第5页浏览型号CY7C277-50DMB的Datasheet PDF文件第6页浏览型号CY7C277-50DMB的Datasheet PDF文件第7页 
77  
CY7C277  
32K x 8 Reprogrammable Registered PROM  
• Programmable address latch enable input  
Features  
• Programmable synchronous or asynchronous output  
enable  
• Windowed for reprogrammability  
• CMOS for optimum speed/power  
• High speed  
• On-chip edge-triggered output registers  
• EPROM technology, 100% programmable  
• Slim 300-mil, 28-pin plastic or hermetic DIP  
5V ±10% VCC, commercial and military  
TTL-compatible I/O  
— 30-ns address set-up  
— 15-ns clock to output  
• Low power  
Direct replacement for bipolar PROMs  
Capable of withstanding greater than 2001V static dis-  
charge  
— 60 mW (commercial)  
— 715 mW (military)  
Logic Block Diagram  
Pin Configurations  
DIP/Flatpack  
Top View  
A
14  
O
O
7
X
A
13  
ADDRESS  
1
28  
27  
26  
A
V
CC  
A
12  
9
ROW  
DECODER  
1 OF 256  
256 x 1024  
PROGRAMMABLE  
ARRAY  
6
8-BIT  
1 OF 128  
MUX  
2
3
A
A
10  
A
11  
A
12  
A
13  
A
14  
A
8
11  
A
10  
A
7
O
5
O
4
O
3
A
4
A
9
25  
24  
23  
22  
21  
6
A
5
5
A
8
8-BIT  
EDGE-  
TRIGGERED  
REGISTER  
15-BIT  
ADDRESS  
TRANSPARENT/  
LATCH  
A
4
6
A
7
A
7
8
ALE  
CP  
3
A
6
A
2
A
5
A
1
9
20  
19  
18  
17  
16  
E/E  
S
A
4
O
2
O
1
A
0
10  
11  
12  
13  
Y
O
7
O
6
A
3
ADDRESS  
O
O
0
A
2
O
5
1
COLUMN  
DECODER  
1 OF 32  
A
1
O
2
O
4
A
ALE  
O
0
0
GND  
O
3
14  
15  
CP  
PROGRAMMABLE  
CP/ALE OPTIONS  
LCC/PLCC (Opaque Only)  
Top View  
ALE  
PROGRAMMABLE  
MULTIPLEXER  
D
C
Q
E/E  
S
4
3
2
323130  
1
A
A
A
A
CP  
29  
28  
27  
12  
13  
14  
6
5
6
7
8
A
5
4
A
A
3
26 NC  
A
2
ALE  
CP  
E/E  
O
O
25  
24  
23  
22  
21  
9
A
1
0
10  
11  
12  
13  
A
S
NC  
O
0
7
6
14151617 181920  
Selection Guide  
7C277-30  
7C277-40  
40  
7C277-50  
50  
Minimum Address Set-Up Time (ns)  
Maximum Clock to Output (ns)  
30  
15  
20  
25  
Maximum Operating  
Current (mA)  
Coml  
Mil  
120  
120  
120  
130  
130  
Cypress Semiconductor Corporation  
Document #: 38-04006 Rev. **  
3901 North First Street  
San Jose  
CA 95134  
408-943-2600  
Revised March 4, 2002  

与CY7C277-50DMB相关器件

型号 品牌 描述 获取价格 数据表
CY7C277-50JC CYPRESS 32K x 8 Reprogrammable Registered PROM

获取价格

CY7C277-50JCR CYPRESS OTP ROM, 32KX8, 25ns, CMOS, PQCC32, PLASTIC, LCC-32

获取价格

CY7C277-50JCT CYPRESS OTP ROM, 32KX8, 25ns, CMOS, PQCC32, PLASTIC, LCC-32

获取价格

CY7C277-50JI CYPRESS OTP ROM, 32KX8, 25ns, CMOS, PQCC32, PLASTIC, LCC-32

获取价格

CY7C277-50JIT CYPRESS OTP ROM, 32KX8, 25ns, CMOS, PQCC32, PLASTIC, LCC-32

获取价格

CY7C277-50KMB CYPRESS 32K x 8 Reprogrammable Registered PROM

获取价格