5秒后页面跳转
捷配首页

Datasheet > CY241V08A-02
CY241V08A-02 PDF预览

CY241V08A-02

更新时间： 2024-02-29 22:38:30
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟发生器石英晶振压控振荡器
页数 文件大小 规格书
6页 130K
描述
MPEG Clock Generator with VCXO

阅读下载

中文翻译

获取价格

CY241V08A-02 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：0.150 INCH, SOIC-8针数：8
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.89
JESD-30 代码：R-PDSO-G8JESD-609代码：e0
长度：4.889 mm湿度敏感等级：1
端子数量：8最高工作温度：70 °C
最低工作温度：最大输出时钟频率：27 MHz
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
峰值回流温度（摄氏度）：220主时钟/晶体标称频率：27 MHz
认证状态：Not Qualified座面最大高度：1.727 mm
最大供电电压：3.465 V最小供电电压：3.135 V
标称供电电压：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：TIN LEAD端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：3.8985 mm
uPs/uCs/外围集成电路类型：CLOCK GENERATOR, VIDEO

CY241V08A-02 数据手册

 浏览型号CY241V08A-02的Datasheet PDF文件第1页浏览型号CY241V08A-02的Datasheet PDF文件第2页浏览型号CY241V08A-02的Datasheet PDF文件第4页浏览型号CY241V08A-02的Datasheet PDF文件第5页浏览型号CY241V08A-02的Datasheet PDF文件第6页 
PRELIMINARY  
CY241V08A-02  
Data Retention @ Tj = 125°C................................> 10 years  
Package Power Dissipation...................................... 350 mW  
ESD (Human Body Model) MIL-STD-883.................> 2000V  
Absolute Maximum Conditions  
Supply Voltage (VDD)........................................–0.5 to +7.0V  
DC Input Voltage...................................... –0.5V to VDD + 0.5  
Storage Temperature (Non-condensing).....–55°C to +125°C  
(Above which the useful life may be impaired. For user guide-  
lines, not tested.)  
Junction Temperature ................................ –40°C to +125°C  
Pullable Crystal Specifications[1]  
Parameter  
Description  
Comments  
Min. Typ. Max. Unit  
FNOM  
Nominal crystal frequency  
Parallel resonance, fundamental mode, AT  
–
27  
–
MHz  
cut  
CLNOM  
R1  
R3/R1  
Nominal load capacitance  
Equivalent series resistance (ESR)  
–
–
3
14  
–
–
–
25  
–
pF  
Ω
–
Fundamental mode  
Ratio of third overtone mode ESR to  
Ratio used because typical R1 values are  
fundamental mode ESR  
much less than the maximum spec  
DL  
Crystal drive level  
No external series resistor assumed  
150  
300  
–
–
180  
–
–
–
–
–
–
–
µW  
ppm  
F3SEPHI  
F3SEPLO  
C0  
C0/C1  
C1  
Third overtone separation from 3*FNOM High side  
Third overtone separation from 3*FNOM Low side  
Crystal shunt capacitance  
Ratio of shunt to motional capacitance  
Crystal motional capacitance  
–150 ppm  
7
250  
21.6  
pF  
–
fF  
14.4 18  
Recommended Operating Conditions  
Parameter  
Description  
Min.  
3.135  
0
Typ.  
3.3  
–
Max.  
3.465  
70  
Unit  
V
°C  
VDD  
TA  
Operating Voltage  
Ambient Temperature  
CLOAD  
tPU  
Max. Load Capacitance  
–
0.05  
–
–
15  
500  
pF  
ms  
Power-up timefor allVDD pinstoreachminimum specified  
voltage (power ramps must be monotonic)  
DC Electrical Specifications  
Parameter  
IOH  
IOL  
CIN  
Name  
Description  
VOH = VDD – 0.5V, VDD = 3.3V  
VOL = 0.5V, VDD = 3.3V  
Min.  
Typ.  
24  
24  
–
Max.  
Unit  
mA  
mA  
pF  
Output HIGH Current  
Output LOW Current  
Input Capacitance  
12  
12  
–
–
–
7
Except XIN, XOUT pins  
VVCXO  
f∆XO  
VCXO Input Range  
VCXO Pullability Range  
0
–
115  
–
–
–
–
–
VDD  
–115  
–
V
[2]  
Low Side  
High Side  
ppm  
ppm  
mA  
IVDD  
Supply Current  
35  
AC Electrical Specifications (VDD = 3.3V) [3]  
Parameter[3]  
DC  
ER  
Name  
Output Duty Cycle  
Rising Edge Rate  
Description  
Duty Cycle is defined in Figure 1, 50% of VDD  
Min.  
45  
0.8  
Typ. Max. Unit  
50  
55  
%
Output Clock Edge Rate, Measured from 20%  
1.4  
–
V/ns  
to 80% of VDD, CLOAD = 15 pF. See Figure 2.  
EF  
Falling Edge Rate  
Output Clock Edge Rate, Measured from 80%  
0.8  
–
1.4  
–
–
V/ns  
ps  
to 20% of VDD, CLOAD = 15 pF. See Figure 2.  
t9  
Peak-to-peak Period Jitter  
27-MHz Clock Jitter  
100  
Notes:  
1. Crystals that meet this specification includes: Ecliptek ECX-5808-27.000M  
2. –115/+115 ppm assumes 2.5 pF of additional board level load capacitance. This range will be shifted down with more board capacitance or shifted up with less  
board capacitance.  
3. Not 100% tested.  
Document #: 38-07674 Rev. *A  
Page 3 of 6  
123456

中文翻译

下载PDF

与CY241V08A-02相关器件

型号 品牌 描述 获取价格 数据表
CY241V08A-04 CYPRESS MPEG Clock Generator with VCXO

获取价格
CY241V08A-05 CYPRESS MPEG Clock Generator with VCXO

获取价格
CY241V08A-05T CYPRESS MPEG Clock Generator with VCXO

获取价格
CY241V08A-06 CYPRESS MPEG Clock Generator with VCXO

获取价格
CY241V08A-06T CYPRESS MPEG Clock Generator with VCXO

获取价格
CY241V08A-11 CYPRESS MPEG Clock Generator with VCXO

获取价格

与CY241V08A-02相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证