Datasheet > 存储 > SRAM> AS7C4096A-12JIN

AS7C4096A-12JIN

更新时间： 2024-02-22 21:33:50

品牌	Logo	应用领域
ALSC		内存集成电路静态存储器光电二极管
页数	文件大小	规格书
10页	325K
描述
5.0V 512K x 8 CMOS SRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AS7C4096A-12JIN 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSOP2
包装说明：	TSOP2,	针数：	44
Reach Compliance Code：	compliant	Factory Lead Time：	8 weeks
风险等级：	5.68	最长访问时间：	12 ns
JESD-30 代码：	R-PDSO-G44	长度：	18.415 mm
内存密度：	4194304 bit	内存集成电路类型：	STANDARD SRAM
内存宽度：	8	功能数量：	1
端子数量：	44	字数：	524288 words
字数代码：	512000	工作模式：	ASYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	512KX8	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSOP2	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	NOT SPECIFIED	座面最大高度：	1.2 mm
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	10.16 mm	Base Number Matches：	1

AS7C4096A-12JIN 数据手册

AS7C4096A

Write waveform 2 (CE controlled)⁹

t_WC

t_WR

t_AH

t_AW

Address

t_AS

t_CW

t_WP

D_IN

t_DW

Data valid

t_DH

AC test conditions

- Output load: see Figure B.

- Input pulse level: GND to V - 0.5V. See Figures A and B.

- Input rise and fall times: 2 ns. See Figure A.

- Input and output timing reference levels: 1.5V.

+5.0V

Thevenin equivalent:

168

480Ω

Ω

- 0.5V

GND

D_OUT

255

90%

10%

90%

10%

+1.728V

D_OUT

Ω

C¹⁰

2 ns

Figure A: Input pulse

GND

Figure B: 5.0V Output load

Notes

During V_CCpower-up, a pull-up resistor to V_CCon CE is required to meet I_SBspecification.

For test conditions, see AC Test Conditions.

t_CLZand t_CHZare specified with C_L= 5pF as in Figure B. Transition is measured ±500 mV from steady-state voltage.

This parameter is guaranteed, but not tested.

WE is HIGH for read cycle.

CE and OE are LOW for read cycle.

Address valid prior to or coincident with CE transition Low.

All read cycle timings are referenced from the last valid address to the first transitioning address.

All write cycle timings are referenced from the last valid address to the first transitioning address.

10 C = 30pF, except at high Z and low Z parameters, where C = 5pF.

5/27/05, v. 1.1

Alliance Semiconductor

P. 6 of 10

1...3 4 567 8 9 10

下载PDF

与AS7C4096A-12JIN相关器件

型号	品牌	描述	获取价格	数据表
AS7C4096A-12TC	ALSC	5.0V 512K x 8 CMOS SRAM	获取价格
AS7C4096A-12TCN	ALSC	5.0V 512K x 8 CMOS SRAM	获取价格
AS7C4096A-12TI	ALSC	5.0V 512K x 8 CMOS SRAM	获取价格
AS7C4096A-12TIN	ALSC	5.0V 512K x 8 CMOS SRAM	获取价格
AS7C4096A-15JC	ALSC	5.0V 512K x 8 CMOS SRAM	获取价格
AS7C4096A-15JCN	ALSC	5.0V 512K x 8 CMOS SRAM	获取价格