5秒后页面跳转
ADF4001BCPZ-REEL PDF预览

ADF4001BCPZ-REEL

更新时间: 2024-02-10 21:37:16
品牌 Logo 应用领域
亚德诺 - ADI 时钟发生器
页数 文件大小 规格书
16页 189K
描述
IC 200 MHz, OTHER CLOCK GENERATOR, QCC20, LEADLESS FRAME, CSP-20, Clock Generator

ADF4001BCPZ-REEL 技术参数

是否无铅: 含铅是否Rohs认证: 符合
生命周期:Active零件包装代码:TSSOP
包装说明:TSSOP, TSSOP16,.25针数:16
Reach Compliance Code:compliantECCN代码:5A991.B
HTS代码:8542.39.00.01风险等级:0.84
Samacsys Description:ADF4001BRUZ, PLL Clock Synthesizer, 16-Pin CP 20其他特性:ALSO OPERATES AT 5 V NOMINAL SUPPLY
JESD-30 代码:R-PDSO-G16JESD-609代码:e3
长度:5 mm湿度敏感等级:1
端子数量:16最高工作温度:85 °C
最低工作温度:-40 °C最大输出时钟频率:200 MHz
封装主体材料:PLASTIC/EPOXY封装代码:TSSOP
封装等效代码:TSSOP16,.25封装形状:RECTANGULAR
封装形式:SMALL OUTLINE, THIN PROFILE, SHRINK PITCH主时钟/晶体标称频率:100 MHz
认证状态:Not Qualified座面最大高度:1.2 mm
最大供电电压:5.5 V最小供电电压:2.7 V
标称供电电压:3 V表面贴装:YES
技术:BICMOS温度等级:INDUSTRIAL
端子面层:Matte Tin (Sn)端子形式:GULL WING
端子节距:0.65 mm端子位置:DUAL
宽度:4.4 mmuPs/uCs/外围集成电路类型:CLOCK GENERATOR, OTHER

ADF4001BCPZ-REEL 数据手册

 浏览型号ADF4001BCPZ-REEL的Datasheet PDF文件第5页浏览型号ADF4001BCPZ-REEL的Datasheet PDF文件第6页浏览型号ADF4001BCPZ-REEL的Datasheet PDF文件第7页浏览型号ADF4001BCPZ-REEL的Datasheet PDF文件第9页浏览型号ADF4001BCPZ-REEL的Datasheet PDF文件第10页浏览型号ADF4001BCPZ-REEL的Datasheet PDF文件第11页 
ADF4001  
Table III. Reference Counter Latch Map  
ANTI-  
BACKLASH  
WIDTH  
TEST  
MODE  
BITS  
CONTROL  
BITS  
14-BIT REFERENCE COUNTER  
RESERVED  
DB23 DB22 DB21 DB20 DB19 DB18 DB17 DB16 DB15 DB14 DB13  
LDP T2 T1 ABP2 ABP1 R14 R13 R12  
DB12 DB11 DB10  
DB9  
R8  
DB8  
R7  
DB7  
R6  
DB6 DB5 DB4  
R5 R4 R3  
DB3  
R2  
DB2 DB1 DB0  
R1 C2 (0) C1 (0)  
X
X
X
R11  
R10  
R9  
X = DONT CARE  
R14  
R13  
R12  
..........  
R3  
R2  
R1  
DIVIDE RATIO  
0
0
0
0
.
.
.
0
0
0
0
.
.
.
0
0
0
0
.
.
.
..........  
..........  
..........  
..........  
..........  
..........  
..........  
..........  
0
0
0
1
.
.
.
0
1
1
0
.
.
.
1
0
1
0
.
.
.
1
2
3
4
.
.
.
1
1
1
1
0
0
16380  
1
1
1
1
1
1
1
1
1
..........  
..........  
..........  
1
1
1
0
1
1
1
0
1
16381  
16382  
16383  
ABP2  
ABP1  
ANTIBACKLASH PULSEWIDTH  
0
0
1
1
0
1
0
1
2.9ns  
1.3ns  
6.0ns  
2.9ns  
TEST MODE BITS SHOULD  
BE SETTO 00 FOR NORMAL  
OPERATION  
LDP  
OPERATION  
0
1
THREE CONSECUTIVE CYCLES OF PHASE DELAY LESS THAN  
15ns MUST OCCUR BEFORE LOCK DETECT IS SET.  
FIVE CONSECUTIVE CYCLES OF PHASE DELAY LESS THAN  
15ns MUST OCCUR BEFORE LOCK DETECT IS SET.  
8–  
REV. 0  

与ADF4001BCPZ-REEL相关器件

型号 品牌 描述 获取价格 数据表
ADF4001BCPZ-RL ADI 200 MHz Clock Generator PLL

获取价格

ADF4001BCPZ-RL7 ADI 200 MHz Clock Generator PLL

获取价格

ADF4001BRU ADI 200 MHz Clock Generator PLL

获取价格

ADF4001BRU-REEL ADI 200 MHz Clock Generator PLL

获取价格

ADF4001BRU-REEL7 ADI 200 MHz Clock Generator PLL

获取价格

ADF4001BRUZ ADI 200 MHz Clock Generator PLL

获取价格