Datasheet > 微控制器和处理器 > 时钟发生器> AD9520-5BCPZ-REEL7

AD9520-5BCPZ-REEL7

更新时间： 2024-02-23 06:05:48

品牌	Logo	应用领域
亚德诺 - ADI		晶体时钟发生器微控制器和处理器外围集成电路
页数	文件大小	规格书
80页	1517K
描述
12 LVPECL/24 CMOS Output Clock Generator

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD9520-5BCPZ-REEL7 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFN
包装说明：	HVQCCN,	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.31
JESD-30 代码：	S-XQCC-N64	JESD-609代码：	e3
长度：	9 mm	湿度敏感等级：	3
端子数量：	64	最高工作温度：	85 °C
最低工作温度：	-40 °C	最大输出时钟频率：	250 MHz
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	主时钟/晶体标称频率：	250 MHz
认证状态：	Not Qualified	座面最大高度：	1 mm
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	9 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

AD9520-5BCPZ-REEL7 数据手册

浏览型号AD9520-5BCPZ-REEL7的Datasheet PDF文件第3页

浏览型号AD9520-5BCPZ-REEL7的Datasheet PDF文件第4页

浏览型号AD9520-5BCPZ-REEL7的Datasheet PDF文件第5页

浏览型号AD9520-5BCPZ-REEL7的Datasheet PDF文件第7页

浏览型号AD9520-5BCPZ-REEL7的Datasheet PDF文件第8页

AD9520-5

Parameter

Min

Typ

Max

Unit

Test Conditions/Comments

NOISE CHARACTERISTICS

In-Band Phase Noise of the Charge Pump/

Phase Frequency Detector (In-Band

Means Within the LBW of the PLL)

The PLL in-band phase noise floor is estimated by

measuring the in-band phase noise at the output of

the VCO and subtracting 20 log(N) (where N is the value

of the N divider)

@ 500 kHz PFD Frequency

@ 1 MHz PFD Frequency

@ 10 MHz PFD Frequency

@ 50 MHz PFD Frequency

PLL Figure of Merit (FOM)

−165

−162

−152

−144

−222

dBc/Hz

dBc/Hz Reference slew rate > 0.5 V/ns; FOM + 10 log(f_PFD) is an

approximation of the PFD/CP in-band phase noise (in

the flat region) inside the PLL loop bandwidth; when

running closed-loop, the phase noise, as observed at

the VCO output, is increased by 20 log(N); PLL figure of

merit decreases with decreasing slew rate; see Figure 11

PLL DIGITAL LOCK DETECT WINDOW²

Lock Threshold (Coincidence of Edges)

Signal available at the LD, STATUS, and REFMON pins

when selected by appropriate register settings; lock

detect window settings can be varied by changing the

CPRSET resistor

Selected by 0x017[1:0] and 0x018[4] (this is the threshold

to go from unlock to lock)

Low Range (ABP 1.3 ns, 2.9 ns)

High Range (ABP 1.3 ns, 2.9 ns)

High Range (ABP 6.0 ns)

3.5

7.5

3.5

0x017[1:0] = 00b, 01b,11b; 0x018[4] = 1b

0x017[1:0] = 00b, 01b, 11b; 0x018[4] = 0b

0x017[1:0] = 10b; 0x018[4] = 0b

Selected by 0x017[1:0] and 0x018[4] (this is the threshold

to go from lock to unlock)

Unlock Threshold (Hysteresis)²

Low Range (ABP 1.3 ns, 2.9 ns)

High Range (ABP 1.3 ns, 2.9 ns)

High Range (ABP 6.0 ns)

0x017[1:0] = 00b, 01b, 11b; 0x018[4] = 1b

0x017[1:0] = 00b, 01b, 11b; 0x018[4] = 0b

0x017[1:0] = 10b; 0x018[4] = 0b

REFIN

The REFIN and

self-bias points are offset slightly to avoid chatter on an open input condition.

²For reliable operation of the digital lock detect, the period of the PFD frequency must be greater than the unlock-after-lock time.

Rev. 0 | Page 6 of 80

1...3 4 567 8 9...80

下载PDF

与AD9520-5BCPZ-REEL7相关器件

型号	品牌	描述	获取价格	数据表
AD9521CHIPS	ADI	AD9521CHIPS	获取价格
AD9521JH	ETC	Log/Antilog Amplifier	获取价格
AD9521KH	ETC	Log/Antilog Amplifier	获取价格
AD9521SE	ETC	Log/Antilog Amplifier	获取价格
AD9521SH	ETC	Log/Antilog Amplifier	获取价格
AD9521TE	ETC	Log/Antilog Amplifier	获取价格

与AD9520-5BCPZ-REEL7相关文章

VIPER22A的资料手册解读、引脚参数说明、代换型号推荐
2024-05-14

3
ADS1256的资料手册解读、采集电压范围、读数变化原因分析及实际测量遇到的问题
2024-05-14

5
MAX6675资料手册参数详解、引脚配置说明
2024-05-13

12
LM258引脚图及功能介绍、主要参数分析
2024-05-13

11

产品中心

服务支持

精选活动

关于我们

帮助中心

AD9520-5BCPZ-REEL7

AD9520-5BCPZ-REEL7 技术参数

AD9520-5BCPZ-REEL7 数据手册

与AD9520-5BCPZ-REEL7相关器件

与AD9520-5BCPZ-REEL7相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AD9520-5BCPZ-REEL7

AD9520-5BCPZ-REEL7 技术参数

AD9520-5BCPZ-REEL7 数据手册

与AD9520-5BCPZ-REEL7相关器件

与AD9520-5BCPZ-REEL7相关文章

您还可以找

您在本页遇到什么问题？