Datasheet > AD73311LARU-REEL7

AD73311LARU-REEL7

更新时间： 2024-02-28 17:55:59

品牌	Logo	应用领域
亚德诺 - ADI		电信光电二极管电信集成电路
页数	文件大小	规格书
36页	375K
描述
IC SPECIALTY TELECOM CIRCUIT, PDSO20, TSSOP-20, Telecom IC:Other

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD73311LARU-REEL7 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP-20	针数：	20
Reach Compliance Code：	unknown	风险等级：	5.63
JESD-30 代码：	R-PDSO-G20	JESD-609代码：	e0
长度：	6.5 mm	湿度敏感等级：	1
功能数量：	1	端子数量：	20
最高工作温度：	105 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	240	认证状态：	COMMERCIAL
座面最大高度：	1.1 mm	标称供电电压：	3 V
表面贴装：	YES	技术：	CMOS
电信集成电路类型：	TELECOM CIRCUIT	温度等级：	INDUSTRIAL
端子面层：	TIN LEAD	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
Base Number Matches：	1

AD73311LARU-REEL7 数据手册

浏览型号AD73311LARU-REEL7的Datasheet PDF文件第1页

浏览型号AD73311LARU-REEL7的Datasheet PDF文件第2页

浏览型号AD73311LARU-REEL7的Datasheet PDF文件第3页

浏览型号AD73311LARU-REEL7的Datasheet PDF文件第5页

浏览型号AD73311LARU-REEL7的Datasheet PDF文件第6页

AD73311L

Table II. Signal Ranges

Parameter

Condition

Signal Range

V_REFCAP

V_REFOUT

ADC

1.2 V 10%

1.578 V p-p

1.0954 V p-p

Maximum Input Range at V_IN

Nominal Reference Level

Maximum Voltage

Output Swing

DAC

Single-Ended

Differential

1.578 V p-p

3.156 V p-p

Nominal Voltage

Output Swing

Single-Ended

Differential

Output Bias Voltage

1.0954 V p-p

2.1909 V p-p

V_REFOUT

TIMING CHARACTERISTICS ^{(AVDD = DVDD = 2.7 V to 3.6 V; AGND = DGND = 0 V; T}_A^{= T}_MlNto T_MAX, unless otherwise noted)

Limit at

T_A= –40؇C to +105؇C

Parameter

Unit

Description

Clock Signals

See Figure 1

MCLK Period

MCLK Width High

MCLK Width Low

t₁

t₂

t₃

24.4

ns min

Serial Port

t₄

t₅

t₆

t₇

t₈

t₉

t₁₀

t₁₁

t₁₂

t₁₃

See Figures 3 and 4

SCLK Period

SCLK Width High

SCLK Width Low

SDI/SDIFS Setup Before SCLK Low

SDI/SDIFS Hold After SCLK Low

SDOFS Delay from SCLK High

SDOFS Hold After SCLK High

SDO Hold After SCLK High

SDO Delay from SCLK High

SCLK Delay from MCLK

t₁

ns min

ns max

ns min

ns max

0.4 × t₁

t₁

100␮A

t₂

TO OUTPUT

2.1V

15pF

100␮A

t₃

Figure 1. MCLK Timing

Figure 2. Load Circuit for Timing Speciﬁcations

t₁

t₂

t₃

MCLK

t₁₃

t₅

t₆

SCLK

t₄

SCLK IS INDIVIDUALLY PROGRAMMABLE

IN FREQUENCY (MCLK/4 SHOWN HERE).

Figure 3. SCLK Timing

–4–

REV. A

1 2 345 6 7...36

下载PDF

与AD73311LARU-REEL7相关器件

型号	品牌	描述	获取价格	数据表
AD73311LARUZ	ADI	Low Cost, Low Power CMOS General Purpose Analog Front End	获取价格
AD73311LARUZ-REEL	ADI	SPECIALTY TELECOM CIRCUIT, PDSO20, TSSOP-20	获取价格
AD73311LARUZ-REEL7	ADI	SPECIALTY TELECOM CIRCUIT, PDSO20, TSSOP-20	获取价格
AD73311LARUZ-RL7	ADI	Low Cost, Low Power CMOS General Purpose Analog Front End	获取价格
AD73311LARZ	ADI	Single-Channel, 3 V Front-End Processor for General Purpose Applications Including Speech	获取价格
AD73311LARZ-REEL	ADI	Single-Channel, 3 V Front-End Processor for General Purpose Applications Including Speech	获取价格