AD6620AS

更新时间： 2024-02-05 13:05:01

品牌	Logo	应用领域
亚德诺 - ADI		微控制器和处理器外围集成电路 uCs集成电路 uPs集成电路
页数	文件大小	规格书
43页	356K
描述
65 MSPS Digital Receive Signal Processor

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AD6620AS 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	QFP,	针数：	80
Reach Compliance Code：	unknown	风险等级：	5.09
Is Samacsys：	N	JESD-30 代码：	S-PQFP-G80
JESD-609代码：	e3	长度：	14 mm
湿度敏感等级：	3	端子数量：	80
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	QFP
封装形状：	SQUARE	封装形式：	FLATPACK
峰值回流温度（摄氏度）：	260	座面最大高度：	3.4 mm
最大供电电压：	3.6 V	最小供电电压：	3 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	14 mm
uPs/uCs/外围集成电路类型：	MICROPROCESSOR CIRCUIT	Base Number Matches：	1

AD6620AS 数据手册

AD6620

TIMING DIAGRAMS

CLK, INPUTS, PARALLEL OUTPUTS

SYNC PULSES: SLAVE OR MASTER

RESET with PAR/SER = “1” establishes Parallel Outputs active.

CLK

t_CLK

t_CLKH

t_HY

t_SY

SYNC NCO

SYNC CIC

SYNC RCF

CLK

t_CLKL

Figure 6. SYNC Slave Timing Requirements

Figure 3. CLK Timing Requirements

t_DY

CLK

SYNC NCO

SYNC CIC

SYNC RCF

t_HI

t_SI

IN[15:0]

EXP[2:0]

A/B

DATA

Figure 7. SYNC Master Delay

Figure 4. Input Data Timing Requirements

RESET

t_DPR

t_DPF

t_RESL

CLK

Figure 8. Reset Timing Requirements

VALID OUTPUT DATA

OUT

I/Q

OUT

OUT[15:0]

Figure 5. Parallel Output Switching Characteristics

REV. 0

–7–

1...4 5 678 9 10...43

下载PDF

与AD6620AS相关器件

型号	品牌	描述	获取价格	数据表
AD6620ASZ	ADI	67 MSPS Digital Receive Signal Processor	获取价格
AD6620PCB	ADI	65 MSPS Digital Receive Signal Processor	获取价格
AD6620S	ADI	65 MSPS Digital Receive Signal Processor	获取价格
AD6620S/PCB	ADI	65 MSPS Digital Receive Signal Processor	获取价格
AD6622	ADI	Four-Channel, 75 MSPS Digital Transmit Signal Processor TSP	获取价格
AD6622AS	ADI	Four-Channel, 75 MSPS Digital Transmit Signal Processor TSP	获取价格