Datasheet > 9ZXL1231

9ZXL1231

更新时间： 2024-02-27 09:32:21

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
18页	193K
描述
12-output DB1200ZL

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9ZXL1231 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	VFQFPN
包装说明：	HVQCCN, LCC64,.35SQ,20	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	3.52
Samacsys Description：	VFQFP-N 9.0 X 9.0 X 0.9 MM - NO LEAD	系列：	9ZX
输入调节：	DIFFERENTIAL MUX	JESD-30 代码：	S-XQCC-N64
JESD-609代码：	e3	长度：	9 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	湿度敏感等级：	3
功能数量：	1	反相输出次数：
端子数量：	64	实输出次数：	12
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装等效代码：	LCC64,.35SQ,20	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.065 ns	座面最大高度：	1 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	9 mm

9ZXL1231 数据手册

12-output DB1200ZL

9ZXL1231

DATASHEET

General Description

Features/Benefits

The 9ZXL1231 meets the demanding requirements of the

Intel DB1200ZL specification, including the critical low-drift

requirements of Intel CPUs.

• Low-power push-pull HCSL outputs; eliminate 24 resistors,

save 41mm of area

• Pin compatible to 9ZX21201; easy path to >50% power

savings

• Space-saving 64 VFQFPN package

• Fixed feedback path for 0ps input-to-output delay

• 9 Selectable SMBus Addresses; multiple devices can

share the same SMBus Segment

Recommended Application

Buffer for Romley, Grantley and Purley Servers, solid state

storage and PCIe

• 12 OE# pins; hardware control of each output

• PLL or bypass mode; PLL can dejitter incoming clock

• Selectable PLL bandwidth; minimizes jitter peaking in

downstream PLL's

Output Features

• 12 - Low-Power (LP) HCSL output pairs

Key Specifications

• Cycle-to-cycle jitter <50ps

• Spread Spectrum Compatible; tracks spreading input clock

for low EMI

• Output-to-output skew <50 ps

• Input-to-output delay variation <50ps

• PCIe Gen3 phase jitter <1.0ps RMS

• Phase jitter: QPI/UPI >=9.6GB/s <0.2ps rms

Block Diagram

OE(11:0)#

DFB_OUT_NC

Z-PLL

(SS Compatible)

DIF(11:0)

DIF_IN

DIF_IN#

HIBW_BYPM_LOBW#

100M_133M#

CKPWRGD/PD#

SMB_A0_tri

Logic

SMB_A1_tri

SMBDAT

SMBCLK

9ZXL1231 REVISION J 05/25/16

12 3 4 5 6 7...18

下载PDF

与9ZXL1231相关器件

型号	品牌	描述	获取价格	数据表
9ZXL1231_16	IDT	12-output DB1200ZL	获取价格
9ZXL1231AKILF	IDT	12-output DB1200ZL	获取价格
9ZXL1231AKILFT	IDT	12-output DB1200ZL	获取价格
9ZXL1231AKLF	IDT	12-output DB1200ZL	获取价格
9ZXL1231AKLFT	IDT	12-output DB1200ZL	获取价格
9ZXL1231E	IDT	12-Output DB1200ZL for PCIe Gen1â4 and UPI	获取价格