Datasheet > 存储 > DRAM> 97SD3240RPMK

97SD3240RPMK

更新时间： 2024-02-28 04:46:43

品牌	Logo	应用领域
麦斯威 - MAXWELL		动态存储器
页数	文件大小	规格书
39页	741K
描述
Synchronous DRAM, 32MX40, 6ns, CMOS, STACK, QFP-132

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

97SD3240RPMK 技术参数

生命周期：	Obsolete	包装说明：	GQFF, QFL132,1.35SQ,25
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.36	风险等级：	5.7
Is Samacsys：	N	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	6 ns	其他特性：	AUTO/SELF REFRESH
最大时钟频率 (fCLK)：	133.33 MHz	I/O 类型：	COMMON
交错的突发长度：	1,2,4,8	JESD-30 代码：	S-XQFP-F132
长度：	34.29 mm	内存密度：	1342177280 bit
内存集成电路类型：	SYNCHRONOUS DRAM	内存宽度：	40
功能数量：	1	端口数量：	1
端子数量：	132	字数：	33554432 words
字数代码：	32000000	工作模式：	SYNCHRONOUS
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	32MX40	封装主体材料：	UNSPECIFIED
封装代码：	GQFF	封装等效代码：	QFL132,1.35SQ,25
封装形状：	SQUARE	封装形式：	FLATPACK, GUARD RING
认证状态：	Not Qualified	刷新周期：	8192
反向引出线：	NO	自我刷新：	YES
连续突发长度：	1,2,4,8	最大待机电流：	0.15 A
最小待机电流：	3 V	最大压摆率：	0.575 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子形式：	FLAT	端子节距：	0.635 mm
端子位置：	QUAD	总剂量：	100k Rad(Si) V
宽度：	34.29 mm	Base Number Matches：	1

97SD3240RPMK 数据手册

97SD3240

1.25Gb (8-Meg X 40-Bit X 4-Banks) SDRAM

TABLE 5. AC Electrical Characteristics

(V =3.3V + 0.3V, V Q = 3.3V + 0.3V, T = -55 TO 125°C, UNLESS OTHERWISE SPECIFIED)

PARAMETER

SYMBOL

SUBGROUPS

MIN

TYPICAL

MAX

UNIT

System clock cycle time¹

t_CK

9, 10, 11

(CAS latency = 2)

(CAS latency = 3)

7.5

CLK high pulse width^1,7

CLK low pulse width^1,7,

t_CKH

t_CKL

t_AC

9, 10, 11

2.5

1,2

Access time from CLK

(CAS latency = 2)

(CAS latency = 3)

Data-out hold time^1,2,3

CLK to Data-out low impedance^1,2,3,7

CLK to Data-out high impedance^1,47,

(CAS latency = 2, 3)

t_OH

t_LZ

9, 10, 11

2.7

t_HZ

5.4

Input setup time^1,5,6

t_AS, t_CS,

t_DS, t_CES

9, 10, 11

1.5

CKE setup time for power down exit¹

Input hold time^1,6

t_CESP

9, 10, 11

1.5

t_AH, t_CH, t_DH

t_CEH

Ref/Active to Ref/Active command period¹

Active to Precharge command period¹

Active command to column command ¹

(same bank)

t_RC

t_RAS

t_RCD

9, 10, 11

120000

Precharge to Active command period¹

t_RP

t_DPL

t_RRD

t_T

9, 10, 11

@ 105 °C

@ 85 °C

@ 70 °C

Write recovery or data-in to precharge lead time¹

Active( a) to Active (b) command period¹

Transition time(rise and fall)⁷

Refresh Period

t_REF

6.4

16⁸

128

1. AC measurement assumes t_T=1ns. Reference level for timing of input signals is 1.5V.

2. Access time is measured at 1.5V.

3. t_LZ(min) definesthe time at which the outputs achieve the low impedance state.

4. t_HZ(min) defines the time at which the outputs achieve the high impedance state.

5. tCES defines CKE setup time to CLK rising edge except for the power down exit command.

6. t_AS/t_AH: Address, t_CS/t_CH: /RAS, /CAS, /WE, DQM

7. Guarenteed by design (Not tested).

8. Guarenteed by Device Charactreization Testing. (Not 100% Tested)

02.04.05 Rev 3

All data sheets are subject to change without notice

1 2 3 456 7 8...39

下载PDF

与97SD3240RPMK相关器件

型号	品牌	描述	获取价格	数据表
97SD3240RPQE	MAXWELL	1.25Gb SDRAM 8-Meg X 40-Bit X 4-Banks	获取价格
97SD3240RPQH	MAXWELL	1.25Gb SDRAM 8-Meg X 40-Bit X 4-Banks	获取价格
97SD3240RPQI	MAXWELL	1.25Gb SDRAM 8-Meg X 40-Bit X 4-Banks	获取价格
97SD3240RPQK	MAXWELL	1.25Gb SDRAM 8-Meg X 40-Bit X 4-Banks	获取价格
97SD3248	MAXWELL	1.5Gb SDRAM 8-Meg X 48-Bit X 4-Banks	获取价格
97SD3248_06	MAXWELL	1.5Gb SDRAM 8-Meg X 48-Bit X 4-Banks	获取价格

与97SD3240RPMK相关文章

MAX6675资料手册参数详解、引脚配置说明
2024-05-13

10
LM258引脚图及功能介绍、主要参数分析
2024-05-13

6
CD4052资料手册参数详解、引脚配置说明
2024-05-13

7
一文带你了解TPS5430资料手册分析：参数介绍、引脚配置说明
2024-05-13

6

产品中心

服务支持

精选活动

关于我们

帮助中心

97SD3240RPMK

97SD3240RPMK 技术参数

97SD3240RPMK 数据手册

与97SD3240RPMK相关器件

与97SD3240RPMK相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

97SD3240RPMK

97SD3240RPMK 技术参数

97SD3240RPMK 数据手册

与97SD3240RPMK相关器件

与97SD3240RPMK相关文章

您还可以找

您在本页遇到什么问题？