Datasheet > 854S712AKILFT

854S712AKILFT

更新时间： 2024-01-16 09:20:06

品牌	Logo	应用领域
艾迪悌 - IDT		驱动逻辑集成电路
页数	文件大小	规格书
17页	457K
描述
1:2 Fanout Buffer with Pre-Emphasis

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

854S712AKILFT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	VFQFPN
包装说明：	HVQCCN, LCC16,.12SQ,20	针数：	16
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.74
Samacsys Description：	VFQFN- N 3 X 3 X 1.0 MM - NO LEAD	系列：	854S
输入调节：	DIFFERENTIAL	JESD-30 代码：	S-XQCC-N16
JESD-609代码：	e3	长度：	3 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	湿度敏感等级：	3
功能数量：	1	反相输出次数：
端子数量：	16	实输出次数：	2
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	UNSPECIFIED	封装代码：	HVQCCN
封装等效代码：	LCC16,.12SQ,20	封装形状：	SQUARE
封装形式：	CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE	峰值回流温度（摄氏度）：	260
电源：	3.3 V	Prop。Delay @ Nom-Sup：	0.5 ns
传播延迟（tpd）：	0.5 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.01 ns	座面最大高度：	1 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	Matte Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	30	宽度：	3 mm
最小 fmax：	3000 MHz	Base Number Matches：	1

854S712AKILFT 数据手册

854S712 Datasheet

Additive Phase Jitter

The spectral purity in a band at a specific offset from the fundamental

compared to the power of the fundamental is called the dBc Phase

Noise. This value is normally expressed using a Phase noise plot

and is most often the specified plot in many applications. Phase noise

is defined as the ratio of the noise power present in a 1Hz band at a

specified offset from the fundamental frequency to the power value of

the fundamental. This ratio is expressed in decibels (dBm) or a ratio

of the power in the 1Hz band to the power in the fundamental. When

the required offset is specified, the phase noise is called a dBc value,

which simply means dBm at a specified offset from the fundamental.

By investigating jitter in the frequency domain, we get a better

understanding of its effects on the desired application over the entire

time record of the signal. It is mathematically possible to calculate an

expected bit error rate given a phase noise plot.

Additive Phase Jitter @ 491.52MHz

12kHz to 20MHz = 0.08ps (typical)

Offset from Carrier Frequency (Hz)

As with most timing specifications, phase noise measurements have

issues relating to the limitations of the equipment. Often the noise

floor of the equipment is higher than the noise floor of the device. This

is illustrated above. The device meets the noise floor of what is

shown, but can actually be lower. The phase noise is dependent on

the input source and measurement equipment.

The source generator “IFR2042 10kHz – 6.4GHz Low Noise Signal

Generator as external input to an Agilent 8133A 3GHz Pulse

Generator”.

October 10, 2017

1...4 5 678 9 10...17

下载PDF

与854S712AKILFT相关器件

型号	品牌	描述	获取价格	数据表
854S712I	RENESAS	1:2 Fanout Buffer With Pre-Emphasis	获取价格
854S713AKILFT	IDT	VFQFPN-24, Reel	获取价格
854SG	ETC	Backlight LEDs	获取价格
854SO	ETC	Backlight LEDs	获取价格
854TG	ETC	Backlight LEDs	获取价格
854U	MICREL	2 X 2 PROTECTION CROSSPOINT SWITCH	获取价格

与854S712AKILFT相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

15
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

13
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

10

产品中心

服务支持

精选活动

关于我们

帮助中心

854S712AKILFT

854S712AKILFT 技术参数

854S712AKILFT 数据手册

与854S712AKILFT相关器件

与854S712AKILFT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

854S712AKILFT

854S712AKILFT 技术参数

854S712AKILFT 数据手册

与854S712AKILFT相关器件

与854S712AKILFT相关文章

您还可以找

您在本页遇到什么问题？