Datasheet > 853S111AYILF

853S111AYILF

更新时间： 2024-02-14 09:33:45

品牌	Logo	应用领域
艾迪悌 - IDT		驱动逻辑集成电路
页数	文件大小	规格书
20页	298K
描述
Differential-to-LVPECL/ECL Fanout Buffer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

853S111AYILF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TQFP
包装说明：	LQFP, QFP32,.35SQ,32	针数：	32
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	2.26
系列：	S	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	S-PQFP-G32	JESD-609代码：	e3
长度：	7 mm	逻辑集成电路类型：	LOW SKEW CLOCK DRIVER
湿度敏感等级：	3	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	10	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	LQFP	封装等效代码：	QFP32,.35SQ,32
封装形状：	SQUARE	封装形式：	FLATPACK
峰值回流温度（摄氏度）：	260	电源：	+-2.5/+-3.3 V
Prop。Delay @ Nom-Sup：	0.8 ns	传播延迟（tpd）：	0.745 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.55 ns
座面最大高度：	1.6 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.8 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	7 mm	最小 fmax：	2500 MHz
Base Number Matches：	1

853S111AYILF 数据手册

853S111AI DATA SHEET

Additive Phase Jitter

The spectral purity in a band at a specific offset from the fundamental

compared to the power of the fundamental is called the dBc Phase

Noise. This value is normally expressed using a Phase noise plot and

is most often the specified plot in many applications. Phase noise is

defined as the ratio of the noise power present in a 1Hz band at a

specified offset from the fundamental frequency to the power value of

the fundamental. This ratio is expressed in decibels (dBm) or a ratio

of the power in the 1Hz band to the power in the fundamental. When

the required offset is specified, the phase noise is called a dBc value,

which simply means dBm at a specified offset from the fundamental.

By investigating jitter in the frequency domain, we get a better

understanding of its effects on the desired application over the entire

time record of the signal. It is mathematically possible to calculate an

expected bit error rate given a phase noise plot.

Additive Phase Jitter @ 155.52MHz

12kHz to 20MHz = 0.07ps (typical)

Offset from Carrier Frequency (Hz)

As with most timing specifications, phase noise measurements has

issues relating to the limitations of the equipment. Often the noise

floor of the equipment is higher than the noise floor of the device. This

is illustrated above. The device meets the noise floor of what is

shown, but can actually be lower. The phase noise is dependent on

the input source and measurement equipment.

The source generator "Rhode & Schwartz SMA 100A Signal

Generator 9kHz – 6GHz as external input to a Hewlett Packard 8133A

3GHz Pulse Generator".

LOW SKEW, 1-TO-10, DIFFERENTIAL-TO-LVPECL/ECL FANOUT

BUFFER

Rev A 6/30/15

1...4 5 678 9 10...20

下载PDF

与853S111AYILF相关器件

型号	品牌	描述	获取价格	数据表
853S111AYILFT	IDT	Differential-to-LVPECL/ECL Fanout Buffer	获取价格
853S111B	IDT	Low Skew, 1-to-10, Differential-to-2.5V, 3.3V LVPECL/ECL Fanout Buffer	获取价格
853S111B_16	IDT	Low Skew, 1-to-10, Differential-to-2.5V, 3.3V LVPECL/ECL Fanout Buffer	获取价格
853S111B_17	IDT	Low Skew Different ial-to-2 .5V, 3.3V LVPECL/ECL	获取价格
853S111BI	RENESAS	Low Skew, 1-to-10 Differential-to-2.5V, 3.3V LVPECL / ECL Fanout Buffer	获取价格
853S111BKILF	IDT	Low Skew, 1-to-10, Differential-to-2.5V, 3.3V LVPECL/ECL Fanout Buffer	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

853S111AYILF

853S111AYILF 技术参数

853S111AYILF 数据手册

与853S111AYILF相关器件

与853S111AYILF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

853S111AYILF

853S111AYILF 技术参数

853S111AYILF 数据手册

与853S111AYILF相关器件

与853S111AYILF相关文章

您还可以找

您在本页遇到什么问题？