Datasheet > 85102AGILF

85102AGILF

更新时间： 2024-01-27 08:06:01

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
17页	244K
描述
Low Skew, 1-to-2, Differential/LVCMOS HCSL Fanout Buffer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

85102AGILF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP16,.25	针数：	16
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	1.03
系列：	85102	输入调节：	DIFFERENTIAL MUX
JESD-30 代码：	R-PDSO-G16	JESD-609代码：	e3
长度：	5 mm	逻辑集成电路类型：	LOW SKEW CLOCK DRIVER
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	16
实输出次数：	2	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	电源：	3.3 V
Prop。Delay @ Nom-Sup：	3.2 ns	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.63 V	最小供电电压 (Vsup)：	2.97 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	4.4 mm	Base Number Matches：	1

85102AGILF 数据手册

85102 DATA SHEET

ADDITIVE PHASE JITTER

fundamental.When the required offset is speciﬁed, the phase noise

is called a dBc value, which simply means dBm at a speciﬁed offset

from the fundamental.By investigating jitter in the frequency domain,

we get a better understanding of its effects on the desired application

over the entire time record of the signal.It is mathematically possible

to calculate an expected bit error rate given a phase noise plot.

The spectral purity in a band at a speciﬁc offset from the fundamental

compared to the power of the fundamental is called the dBc Phase

Noise. This value is normally expressed using a Phase noise plot

and is most often the speciﬁed plot in many applications. Phase

noise is deﬁned as the ratio of the noise power present in a 1Hz

band at a speciﬁed offset from the fundamental frequency to the

power value of the fundamental.This ratio is expressed in decibels

(dBm) or a ratio of the power in the 1Hz band to the power in the

Additive Phase Jitter, Integration Range:

12kHz - 20MHz at 250MHz = 0.14ps (typical)

OFFSET FROM CARRIER FREQUENCY (HZ)

As with most timing speciﬁcations, phase noise measurements has

issues relating to the limitations of the equipment. Often the noise

ﬂoor of the equipment is higher than the noise ﬂoor of the device.

This is illustrated above. The device meets the noise ﬂoor of what

is shown, but can actually be lower.The phase noise is dependent

on the input source and measurement equipment.

Low Skew, 1-to-2, Differential/LVCMOS-to-0.7V HCSL

Fanout Buffer

REVISION B 12/19/14

1...3 4 567 8 9...17

下载PDF

与85102AGILF相关器件

型号	品牌	描述	获取价格	数据表
85102AGILFT	IDT	Low Skew, 1-to-2, Differential/LVCMOS HCSL Fanout Buffer	获取价格
85102AGIT	IDT	Low Skew Clock Driver, 85102 Series, 2 True Output(s), 0 Inverted Output(s), PDSO16, 4.40	获取价格
85102E	AMPHENOL	MIL SERIES CONNECTOR	获取价格
851-02E106P50	ETC	SQUARE FLANGE RECEPT. 6 WAYS	获取价格
851-02E1210P50	ETC	SQUARE FLANGE RECEPT. 8 WAYS	获取价格
851-02E123P50	ETC	SQUARE FLANGE RECEPT. 3 WAYS	获取价格

与85102AGILF相关文章

PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

5
AD637数据手册解读：主要特性、引脚及其功能解读、电气参数
2024-05-21

4
ADUM1201资料手册解读：参数分析、引脚说明、应用分析
2024-05-21

7
一文带你了解压敏电阻器在直流电路中的过压保护作用
2024-05-21

3

产品中心

服务支持

精选活动

关于我们

帮助中心

85102AGILF

85102AGILF 技术参数

85102AGILF 数据手册

与85102AGILF相关器件

与85102AGILF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

85102AGILF

85102AGILF 技术参数

85102AGILF 数据手册

与85102AGILF相关器件

与85102AGILF相关文章

您还可以找

您在本页遇到什么问题？