Datasheet > 844256BGILFT

844256BGILFT

更新时间： 2024-02-27 20:40:22

品牌	Logo	应用领域
艾迪悌 - IDT		时钟光电二极管外围集成电路晶体
页数	文件大小	规格书
16页	344K
描述
Clock Generator, 625MHz, PDSO24, 4.40 X 7.80 MM, 0.90 MM HEIGHT, ROHS COMPLIANT, MO-153, TSSOP-24

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

844256BGILFT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	End Of Life	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP24,.25	针数：	24
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.17
JESD-30 代码：	R-PDSO-G24	JESD-609代码：	e3
长度：	7.8 mm	端子数量：	24
最高工作温度：	85 °C	最低工作温度：	-40 °C
最大输出时钟频率：	625 MHz	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP24,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	电源：	3.3 V
主时钟/晶体标称频率：	25.5 MHz	认证状态：	Not Qualified
座面最大高度：	1.1 mm	子类别：	Clock Generators
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

844256BGILFT 数据手册

ICS844256I

FEMTOCLOCKS™ CRYSTAL-TO-LVDS FREQUENCY SYNTHESIZER W/INTEGRATED FANOUT BUFFER

APPLICATION INFORMATION

POWER SUPPLY FILTERING TECHNIQUES

3.3V

As in any high speed analog circuitry, the power supply pins are

vulnerable to random noise. To achieve optimum jitter perfor-

V_DD

mance, power supply isolation is required. The ICS844256I pro-

vides separate power supplies to isolate any high switching noise

from the outputs to the internal PLL. V_DD, V_DDA, and V_DDOshould

be individually connected to the power supply plane through vias,

and 0.01µF bypass capacitors should be used for each pin. Fig-

ure 1 illustrates this for a generic V pin and also shows that

V_DDArequires that an additional10Ω ^Cr^Cesistor along with a 10µF

bypass capacitor be connected to the V_DDApin.

.01μF

10Ω

V_DDA

10μF

FIGURE 1. POWER SUPPLY FILTERING

RECOMMENDATIONS FOR UNUSED INPUT AND OUTPUT PINS

INPUTS:

OUTPUTS:

LVDS Outputs

LVCMOS CONTROL PINS

All control pins have internal pull-ups or pull-downs; additional

resistance is not required but can be added for additional

protection. A 1kΩ resistor can be used.

All unused LVDS output pairs can be either left floating or

terminated with 100Ω across. If they are left floating, we

recommend that there is no trace attached.

CRYSTAL INPUT INTERFACE

below were determined using an 18pF parallel resonant

crystal and were chosen to minimize the ppm error.

The ICS844256I has been characterized with 18pF parallel

resonant crystals. The capacitor values shown in Figure 2

XTAL_IN

18p

18pF Parallel Crystal

XTAL_OUT

22p

FIGURE 2. CRYSTAL INPUt INTERFACE

IDT^™/ ICS^™LVDS FREQUENCY SYNTHESIZER W/FANOUT BUFFER

ICS844256BGI REV. A DECEMBER 21, 2007

1...6 7 8910 11 12...16

下载PDF

与844256BGILFT相关器件

型号	品牌	描述	获取价格	数据表
844256BGLF	IDT	Clock Generator, 622.08MHz, PDSO24, 4.40 X 7.80 MM, 0.92 MM HEIGHT, ROHS COMPLIANT, MO-153	获取价格
844256BGLFT	IDT	Clock Generator, 622.08MHz, PDSO24, 4.40 X 7.80 MM, 0.92 MM HEIGHT, ROHS COMPLIANT, MO-153	获取价格
844256BGT	IDT	Clock Generator, 622.08MHz, PDSO24, 4.40 X 7.80 MM, 0.92 MM HEIGHT, MO-153, TSSOP-24	获取价格
844256CK-24	IDT	Clock Generator	获取价格
844256CK-24LF	IDT	Clock Generator, 390.625MHz, PQCC32, 5 X 5 MM, 0.75 MM HEIGHT, ROHS COMPLIANT, MO-220VHHD-	获取价格
844256CK-24LFT	IDT	Clock Generator, 390.625MHz, PQCC32, 5 X 5 MM, 0.75 MM HEIGHT, ROHS COMPLIANT, MO-220VHHD-	获取价格

与844256BGILFT相关文章

CP2102资料手册解读：CP2102引脚说明、关键参数分析
2024-05-23

1
资料手册解读：UC3842参数和管脚说明
2024-05-22

5
一文带你了解无源晶振的负载电容为何要加两颗谐振电容CL1和CL2
2024-05-22

4
玻璃管保险丝与陶瓷管保险丝：区别与替代性探讨
2024-05-22

3

产品中心

服务支持

精选活动

关于我们

帮助中心

844256BGILFT

844256BGILFT 技术参数

844256BGILFT 数据手册

与844256BGILFT相关器件

与844256BGILFT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

844256BGILFT

844256BGILFT 技术参数

844256BGILFT 数据手册

与844256BGILFT相关器件

与844256BGILFT相关文章

您还可以找

您在本页遇到什么问题？