5秒后页面跳转
捷配首页

Datasheet > 83336-22
83336-22 PDF预览

83336-22

更新时间： 2024-02-13 10:28:11
品牌 Logo 应用领域
PSEMI /
页数 文件大小 规格书
14页 277K
描述
3.0 GHz Integer-N PLL for Low Phase Noise Applications

阅读下载

获取价格

83336-22 技术参数

生命周期：Obsolete零件包装代码：QFJ
包装说明：HQCCJ,针数：44
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.68模拟集成电路 - 其他类型：PHASE LOCKED LOOP
JESD-30 代码：S-CQCC-J44长度：16.51 mm
功能数量：1端子数量：44
最高工作温度：125 °C最低工作温度：-55 °C
封装主体材料：CERAMIC, METAL-SEALED COFIRED封装代码：HQCCJ
封装形状：SQUARE封装形式：CHIP CARRIER
认证状态：Not Qualified筛选级别：MIL-STD-883
最大供电电压 (Vsup)：3.15 V最小供电电压 (Vsup)：2.85 V
标称供电电压 (Vsup)：3 V表面贴装：YES
技术：CMOS温度等级：MILITARY
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD宽度：16.51 mm
Base Number Matches：1

83336-22 数据手册

 浏览型号83336-22的Datasheet PDF文件第1页浏览型号83336-22的Datasheet PDF文件第2页浏览型号83336-22的Datasheet PDF文件第3页浏览型号83336-22的Datasheet PDF文件第5页浏览型号83336-22的Datasheet PDF文件第6页浏览型号83336-22的Datasheet PDF文件第7页 
PE83336  
Product Specification  
Pin No.  
Pin  
Interface  
Mode  
Type  
Description  
(44-lead  
Name  
CQFJ)  
Monitor pin for main divider output. Switching activity can be disabled through  
enhancement register programming or by floating or grounding VDD pin 31.  
30  
31  
32  
33  
fp  
ALL  
Output  
VDD-fp  
Dout  
VDD  
ALL  
(Note 1)  
Output  
VDD for fp. Can be left floating or connected to GND to disable the fp output.  
Serial,  
Parallel  
Data Out. The MSEL signal and the raw prescaler output are available on Dout through  
enhancement register programming.  
ALL  
(Note 1)  
Same as pin 1.  
Logical “NAND” of PD_U and PD_D terminated through an on chip, 2 kΩ series resistor.  
Connecting Cext to an external capacitor will low pass filter the input to the inverting  
amplifier used for driving LD.  
34  
Cext  
ALL  
Output  
35  
36  
37  
38  
VDD  
ALL  
ALL  
ALL  
ALL  
(Note 1)  
Output  
Same as pin 1.  
PD_D  
PD_U  
VDD-fc  
PD_D is pulse down when fp leads fc.  
PD_U is pulse down when fc leads fp.  
VDD for fc can be left floating or connected to GND to disable the fc output.  
(Note 1)  
Output  
Monitor pin for reference divider output. Switching activity can be disabled through  
enhancement register programming or by floating or grounding VDD pin 38.  
39  
fc  
ALL  
40  
41  
42  
GND  
GND  
fr  
ALL  
ALL  
ALL  
Ground.  
Ground.  
Input  
Reference frequency input.  
Lock detect and open drain logical inversion of CEXT. When the loop is in lock, LD is high  
impedance, otherwise LD is a logic low (“0”).  
43  
LD  
ALL  
Output  
Serial,  
44  
Enh  
NC  
Input  
Enhancement mode. When asserted low (“0”), enhancement register bits are functional.  
No connection.  
Parallel  
N/A  
ALL  
Note 1: All VDD pins are connected by diodes and must be supplied with the same positive voltage level.  
V
DD-fp and VDD-fp are used to power the fp and fc outputs and can alternatively be left floating or connected to GND to disable the fp and fc  
outputs.  
Note 2: All digital input pins have 70 kΩ pull-down resistors to ground.  
File No. 70/0137~01A | UTSi CMOS RFIC SOLUTIONS  
Copyright Peregrine Semiconductor Corp. 2003  
Page 4 of 14  
1234567...14

下载PDF

与83336-22相关器件

型号 品牌 描述 获取价格 数据表
83338-001 AMPHENOL Interconnection Device

获取价格
8333LCM3040LHN011000 FH LH系列小体积宽温度焊针型电解电容器

获取价格
8333LCMA060GTN081000 FH GT系列大容量85℃标准螺栓型电解电容器

获取价格
8333LDMA050LHN011000 FH LH系列小体积宽温度焊针型电解电容器

获取价格
8333LDMA050LTN011000 FH LT系列标准焊针型电解电容器

获取价格
8333LDMA060GTN081000 FH GT系列大容量85℃标准螺栓型电解电容器

获取价格

与83336-22相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证