Datasheet > 74ALVCH16825DGG

74ALVCH16825DGG

更新时间： 2024-11-20 11:12:51

品牌	Logo	应用领域
安世 - NEXPERIA		驱动光电二极管输出元件逻辑集成电路
页数	文件大小	规格书
14页	183K
描述
18-bit buffer/driver (3-State)Production

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ALVCH16825DGG 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	PLASTIC, TSSOP2-56	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.36
Is Samacsys：	N	其他特性：	WITH DUAL OUTPUT ENABLE; CAN ALSO OPERATE AT VOLTAGE 3-3.6
系列：	ALVC/VCX/A	JESD-30 代码：	R-PDSO-G56
JESD-609代码：	e4	长度：	14 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	BUS DRIVER
湿度敏感等级：	2	位数：	9
功能数量：	2	端口数量：	2
端子数量：	56	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	4.1 ns	认证状态：	Not Qualified
座面最大高度：	1.2 mm	最大供电电压 (Vsup)：	2.7 V
最小供电电压 (Vsup)：	2.3 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	6.1 mm	Base Number Matches：	1

74ALVCH16825DGG 数据手册

74ALVCH16825

18-bit buffer/driver; 3-state

Rev. 3 — 6 April 2018

Product data sheet

1 General description

The 74ALVCH16825 is an 18–bit non-inverting buffer/driver with 3-state outputs for

bus-oriented applications.

The 74ALVCH16825 consists of two 9-bit sections with separate output enable signals.

For either 9-bit buffer section, the two output enable (1OE1 and 1OE2 or 2OE1

and 2OE2) inputs must both be LOW for corresponding nYn outputs to be active. If

either output enable input is HIGH, the outputs of that 9-buffer section are in the high

impedance state.

The 74ALVCH16825 has active bus hold circuitry which is provided to hold unused or

floating data inputs at a valid logic level. This feature eliminates the need for external

pull-up or pull-down resistors.

2 Features and benefits

• Wide supply voltage range of 1.2V to 3.6V

• CMOS low power consumption

• MultiByte flow-through standard pin-out architecture

• Low inductance multiple V_CCand GND pins for minimum noise and ground bounce

• Direct interface with TTL levels (2.7 V to 3.6 V)

• Bus hold on data inputs

• Output drive capability 50 Ω transmission lines at 85 °C

• Current drive ±24 mA at 3.0 V

• Complies with JEDEC standards:

– JESD8-5 (2.3 V to 2.7 V)

– JESD8B/JESD36 (2.7 V to 3.6 V)

• ESD protection:

– HBM ANSI/ESDA/JEDEC JS-001 exceeds 2000 V

– CDM JESD22-C101E exceeds 1000 V

3 Ordering information

Table 1.ꢀOrdering information

Type number

Package

Temperature

range

Name

Description

Version

74ALVCH16825DGG −40 °C to +85 °C TSSOP56 plastic thin shrink small outline package; 56 leads;

body width 6.1 mm

SOT364-1

12 3 4 5 6 7...14

中文翻译

下载PDF

与74ALVCH16825DGG相关器件

型号	品牌	获取价格	描述	数据表
74ALVCH16825DGG,11	NXP	获取价格	74ALVCH16825 - 18-bit buffer/driver (3-State) TSSOP 56-Pin
74ALVCH16825DGG:11	NXP	获取价格	暂无描述
74ALVCH16825DGGRE4	TI	获取价格	Member of the Texas Instruments Widebus
74ALVCH16825DGGRG4	TI	获取价格	Member of the Texas Instruments Widebus
74ALVCH16825DGGS	NXP	获取价格	74ALVCH16825 - 18-bit buffer/driver (3-State) TSSOP 56-Pin
74ALVCH16825DGG-T	ETC	获取价格	9-Bit Buffer/Driver
74ALVCH16825DGGY	NXP	获取价格	暂无描述
74ALVCH16825DLG4	TI	获取价格	Member of the Texas Instruments Widebus
74ALVCH16825DLRG4	TI	获取价格	Member of the Texas Instruments Widebus
74ALVCH16825PA	IDT	获取价格	TSSOP-56, Tube

与74ALVCH16825DGG相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

23
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

15
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

45
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

44

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVCH16825DGG

74ALVCH16825DGG 技术参数

74ALVCH16825DGG 数据手册

与74ALVCH16825DGG相关器件

与74ALVCH16825DGG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ALVCH16825DGG

74ALVCH16825DGG 技术参数

74ALVCH16825DGG 数据手册

与74ALVCH16825DGG相关器件

与74ALVCH16825DGG相关文章

您还可以找

您在本页遇到什么问题？