Datasheet > 74AHC377PW,118

74AHC377PW,118

更新时间： 2024-09-29 15:32:03

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
16页	84K
描述
74AHC(T)377 - Octal D-type flip-flop with data enable; positive-edge trigger TSSOP2 20-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AHC377PW,118 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TSSOP2	包装说明：	TSSOP, TSSOP20,.25
针数：	20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.2
系列：	AHC	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e4	长度：	6.5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	75000000 Hz	最大I（ol）：	0.008 A
湿度敏感等级：	1	位数：	8
功能数量：	1	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP20,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	2/5.5 V
Prop。Delay @ Nom-Sup：	13.5 ns	传播延迟（tpd）：	20 ns
认证状态：	Not Qualified	座面最大高度：	1.1 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
触发器类型：	POSITIVE EDGE	宽度：	4.4 mm
最小 fmax：	110 MHz	Base Number Matches：	1

74AHC377PW,118 数据手册

74AHC377; 74AHCT377

Octal D-type ﬂip-ﬂop with data enable; positive-edge trigger

Rev. 02 — 12 June 2008

Product data sheet

1. General description

The 74AHC377; 74AHCT377 is a high-speed Si-gate CMOS device and is pin compatible

with Low-power Schottky TTL (LSTTL). It is speciﬁed in compliance with JEDEC standard

No. 7-A.

The 74AHC377; 74AHCT377 has eight edge-triggered, D-type ﬂip-ﬂops with individual D

inputs and Q outputs. A common clock input (CP) loads all ﬂip-ﬂops simultaneously when

the data enable input (E) is LOW. The state of each D input, one set-up time before the

LOW-to-HIGH clock transition, is transferred to the corresponding output (Qn) of the

ﬂip-ﬂop. The E input is only required to be stable one set-up time prior to the

LOW-to-HIGH transition for predictable operation.

For versions associated with the 74AHC377; 74AHCT377, refer to the following:

• For the master reset version, see 74AHC273; 74AHCT273

• For the transparent latch version, see 74AHC373; 74AHCT373

• For the 3-state version, see 74AHC374; 74AHCT374

2. Features

I Balanced propagation delays

I All inputs have Schmitt-trigger actions

I Inputs accept voltages higher than V_CC

I Ideal for addressable register applications

I Data enable for address and data synchronization

I Eight positive-edge triggered D-type ﬂip-ﬂops

I Input levels:

N For 74AHC377: CMOS level

N For 74AHCT377: TTL level

I ESD protection:

N HBM EIA/JESD22-A114E exceeds 2000 V

N MM EIA/JESD22-A115-A exceeds 200 V

N CDM EIA/JESD22-C101C exceeds 1000 V

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and from −40 °C to +125 °C

12 3 4 5 6 7...16

中文翻译

下载PDF

与74AHC377PW,118相关器件

型号	品牌	获取价格	描述	数据表
74AHC377PW-Q100	NXP	获取价格	IC D FLIP-FLOP, FF/Latch
74AHC377PW-Q100	NEXPERIA	获取价格	Octal D-type flip-flop with data enable; positive-edge trigger
74AHC377PW-Q100J	NXP	获取价格	74AHC(T)377-Q100 - Octal D-type flip-flop with data enable; positive-edge trigger TSSOP2 2
74AHC377PW-T	NXP	获取价格	IC AHC SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO20, PLASTIC, TSSOP-20
74AHC377-Q100	NEXPERIA	获取价格	Octal D-type flip-flop with data enable; positive-edge trigger
74AHC3G04	NXP	获取价格	INVERTER
74AHC3G04DC	PHILIPS	获取价格	Inverter, CMOS, PDSO8,
74AHC3G04DC	NEXPERIA	获取价格	InverterProduction
74AHC3G04DC	NXP	获取价格	INVERTER
74AHC3G04DC,125	NXP	获取价格	74AHC(T)3G04 - Inverter SSOP 8-Pin

与74AHC377PW,118相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

27
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

23
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

22
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

35

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHC377PW,118

74AHC377PW,118 技术参数

74AHC377PW,118 数据手册

与74AHC377PW,118相关器件

与74AHC377PW,118相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AHC377PW,118

74AHC377PW,118 技术参数

74AHC377PW,118 数据手册

与74AHC377PW,118相关器件

与74AHC377PW,118相关文章

您还可以找

您在本页遇到什么问题？