74ACT11377DB

更新时间： 2024-11-25 12:58:03

品牌	Logo	应用领域
德州仪器 - TI		触发器时钟
页数	文件大小	规格书
5页	74K
描述
ACT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO24, PLASTIC, SSOP-24

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74ACT11377DB 技术参数

生命周期：	Obsolete	零件包装代码：	SSOP
包装说明：	SSOP,	针数：	24
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.84	Is Samacsys：	N
其他特性：	WITH HOLD MODE	系列：	ACT
JESD-30 代码：	R-PDSO-G24	长度：	8.2 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
位数：	8	功能数量：	1
端子数量：	24	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
传播延迟（tpd）：	14.2 ns	认证状态：	Not Qualified
座面最大高度：	2 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
触发器类型：	POSITIVE EDGE	宽度：	5.3 mm
最小 fmax：	100 MHz	Base Number Matches：	1

74ACT11377DB 数据手册

74ACT11377

OCTAL D-TYPE FLIP-FLOP

WITH CLOCK ENABLE

SCAS129 – D3450, MARCH 1990 – REVISED APRIL 1993

DB, DW OR NT PACKAGE

(TOP VIEW)

• Inputs Are TTL-Voltage Compatible

• Contains Eight D-Type Flip-Flops

CLKEN

• Clock Enable Latched to Avoid False

Clocking

• Applications Include:

Buffer/Storage Registers

Shift Registers

GND

Pattern Generators

• Flow-Through Architecture Optimizes

PCB Layout

• Center-Pin V

and GND Configurations

Minimize High-Speed Switching Noise

• EPIC (Enhanced-Performance Implanted

CLK

CMOS) 1- m Process

• 500-mA Typical Latch-Up Immunity

at 125°C

• Package Options Include Plastic

Small-Outline Packages, Plastic Shrink

Small-Outline Packages and Standard

Plastic 300-mil DIPs

description

These circuits are positive-edge-triggered D-type flip-flops with a clock enable input.

Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the

positive-going edge of the clock pulse if CLKEN is low. Clock triggering occurs at a particular voltage level and

is not directly related to the transition time of the positive-going pulse. When the clock input is at either the high

or low level, the D input signal has no effect at the output. The circuits are designed to prevent false clocking

by transitions at the CLKEN input.

The 74ACT11377 is characterized for operation from – 40°C to 85°C.

FUNCTION TABLE

(each flip-flop)

INPUTS

CLK

OUTPUT

CLKEN

↑

EPIC is a trademark of Texas Instruments Incorporated.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of Texas Instruments

standard warranty. Production processing does not necessarily include

testing of all parameters.

2–1

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5

中文翻译

下载PDF

与74ACT11377DB相关器件

型号	品牌	获取价格	描述	数据表
74ACT11377DBLE	TI	获取价格	Octal D-Type Flip-Flops With Clock Enable 24-SSOP -40 to 85
74ACT11377D-T	YAGEO	获取价格	D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDSO24
74ACT11377DW	TI	获取价格	Octal D-Type Flip-Flops With Clock Enable 24-SOIC -40 to 85
74ACT11377DWR	TI	获取价格	Octal D-Type Flip-Flops With Clock Enable 24-SOIC -40 to 85
74ACT11377N	NXP	获取价格	OCTAL D TYPE FLIP FLOP WITH ENABLE
74ACT11377N	YAGEO	获取价格	D Flip-Flop, ACT Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, CMOS, PDIP24
74ACT11377N	TI	获取价格	OCTAL D-TYPE FLIP-FLOP WITH CLOCK ENABLE
74ACT11378	TI	获取价格	HEX D-TYPE FLIP-FLOP WITH CLOCK ENABLE
74ACT11378D	NXP	获取价格	HEX D-TYPE FLIP FLOP WITH ENABLE, POSITIVE EDGE TRIGGER
74ACT11378D	TI	获取价格	IC,FLIP-FLOP,HEX,D TYPE,ACT-CMOS,SOP,20PIN,PLASTIC

与74ACT11377DB相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

40
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

32
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

60
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

56

产品中心

服务支持

精选活动

关于我们

帮助中心

74ACT11377DB

74ACT11377DB 技术参数

74ACT11377DB 数据手册

与74ACT11377DB相关器件

与74ACT11377DB相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74ACT11377DB

74ACT11377DB 技术参数

74ACT11377DB 数据手册

与74ACT11377DB相关器件

与74ACT11377DB相关文章

您还可以找

您在本页遇到什么问题？