Datasheet > 71V65602100BG

71V65602100BG

更新时间： 2024-01-31 14:09:32

品牌	Logo	应用领域
艾迪悌 - IDT		时钟静态存储器内存集成电路
页数	文件大小	规格书
26页	489K
描述
ZBT SRAM, 256KX36, 5ns, CMOS, PBGA119, 14 X 22 MM, 1.27 MM PITCH, MS-028AA, BGA-119

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

71V65602100BG 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	14 X 22 MM, 1.27 MM PITCH, MS-028AA, BGA-119	针数：	119
Reach Compliance Code：	not_compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.87
最长访问时间：	5 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	100 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B119	JESD-609代码：	e0
长度：	22 mm	内存密度：	9437184 bit
内存集成电路类型：	ZBT SRAM	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	119	字数：	262144 words
字数代码：	256000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	256KX36	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA119,7X17,50	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	2.5,3.3 V
认证状态：	Not Qualified	座面最大高度：	2.36 mm
最大待机电流：	0.04 A	最小待机电流：	3.14 V
子类别：	SRAMs	最大压摆率：	0.25 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn63Pb37)	端子形式：	BALL
端子节距：	1.27 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	20	宽度：	14 mm
Base Number Matches：	1

71V65602100BG 数据手册

256K x 36, 512K x 18

IDT71V65602/Z

IDT71V65802/Z

3.3VSynchronousZBT™SRAMs

2.5V I/O, Burst Counter

PipelinedOutputs

Features

AddressandcontrolsignalsareappliedtotheSRAMduringoneclock

cycle,andtwocycleslatertheassociateddatacycleoccurs,beitreadorwrite.

The IDT71V65602/5802 contain data I/O, address and control signal

registers.Outputenableistheonlyasynchronoussignalandcanbeusedto

disabletheoutputsatanygiventime.

A Clock Enable (CEN) pin allows operation of the IDT71V65602/5802

tobesuspendedaslongasnecessary.Allsynchronousinputsareignored

when(CEN)ishighandtheinternaldeviceregisterswillholdtheirprevious

values.

◆

256K x 36, 512K x 18 memory configurations

◆

Supports high performance system speed - 150MHz

(3.8ns Clock-to-Data Access)

◆

ZBT^TMFeature - No dead cycles between write and read cycles

◆

Internally synchronized output buffer enable eliminates the

need to control OE

Single R/W (READ/WRITE) control pin

Positive clock-edge triggered address, data, and control

◆

There are three chip enable pins (CE¹, CE2, CE2) that allow the

user to deselect the device when desired. If any one of these three are not

asserted when ADV/LDis low, no new memory operation can be initiated.

However,anypendingdatatransfers(readsorwrites)willbecompleted.The

databuswilltri-statetwocyclesafterchipisdeselectedorawriteisinitiated.

The IDT71V65602/5802 have an on-chip burst counter. In the burst

mode, the IDT71V65602/5802 can provide four cycles of data for a single

addresspresentedtotheSRAM.Theorderoftheburstsequenceisdefined

bytheLBOinputpin.TheLBOpinselectsbetweenlinearandinterleavedburst

sequence.TheADV/LDsignalisusedtoloadanewexternaladdress(ADV/

LD=LOW) orincrementtheinternalburstcounter(ADV/LD=HIGH).

The IDT71V65602/5802 SRAM utilize IDT's latest high-performance

signal registers for fully pipelined applications

4-word burst capability (interleaved or linear)

Individual byte write (BW1 - BW4) control (May tie active)

Three chip enables for simple depth expansion

3.3V power supply (±5%)

2.5V I/O Supply (VDDQ)

Power down controlled by ZZ input

Packaged in a JEDEC standard 100-pin plastic thin quad and

◆

flatpack (TQFP), 119 ball grid array (BGA) and 165 fine pitch

ball grid array (fBGA)

Description

The IDT71V65602/5802 are 3.3V high-speed 9,437,184-bit CMOSprocess,andarepackagedinaJEDECStandard14mmx20mm100-

(9Megabit)synchronousSRAMs.Theyaredesignedtoeliminatedead

bus cycles when turning the bus around between reads and writes, or

writesandreads. Thus, theyhavebeengiventhenameZBT^TM, orZero

Bus Turnaround.

pin thin plastic quad flatpack (TQFP) as well as a 119 ball grid array (BGA)

and a 165 fine pitch ball grid array (fBGA).

PinDescriptionSummary

-A18

Address Inputs

Input

I/O

Synchronous

Asynchronous

Synchronous

N/A

Chip Enables

1, CE

, CE

Output Enable

R/W

Read/Write Signal

Clock Enable

CEN

Individual Byte Write Selects

Clock

1, BW

, BW

CLK

ADV/LD

Advance burst address / Load new address

Linear / Interleaved Burst Order

Sleep Mode

Synchronous

Static

LBO

Asynchronous

Synchronous

Static

I/O

0-I/O31, I/OP1-I/OP4

Data Input / Output

Core Power, I/O Power

Ground

DD, VDDQ

Supply

Static

5303 tbl 01

ZBT and Zero Bus Turnaround are trademarks of Integrated Device Technology, Inc. and the architecture is supported by Micron Technology and Motorola, Inc.

FEBRUARY 2009

DSC-5303/06

12 3 4 5 6 7...26

下载PDF

与71V65602100BG相关器件

型号	品牌	描述	获取价格	数据表
71V65602100BQ	IDT	ZBT SRAM, 256KX36, 5ns, CMOS, PBGA165, 13 X 15 MM, 1.2 MM HEIGHT, FPBGA-165	获取价格
71V65602100BQI	IDT	ZBT SRAM, 256KX36, 5ns, CMOS, PBGA165, 13 X 15 MM, 1.2 MM HEIGHT, FPBGA-165	获取价格
71V65602100PFI	IDT	ZBT SRAM, 256KX36, 5ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, 1 MM PITCH, PLASTIC, MO	获取价格
71V65602133BG	IDT	ZBT SRAM, 256KX36, 4.2ns, CMOS, PBGA119, 14 X 22 MM, 1.27 MM PITCH, MS-028AA, BGA-119	获取价格
71V65602133BQ	IDT	ZBT SRAM, 256KX36, 4.2ns, CMOS, PBGA165, 13 X 15 MM, 1.2 MM HEIGHT, FPBGA-165	获取价格
71V65602133BQI	IDT	ZBT SRAM, 256KX36, 4.2ns, CMOS, PBGA165, 13 X 15 MM, 1.2 MM HEIGHT, FPBGA-165	获取价格

与71V65602100BG相关文章

74HC165引脚说明、驱动程序示例解读
2024-06-03

2
深入解析AD9833：DDS频率合成器的卓越性能与广泛应用
2024-06-03

2
高性能TDA7293音频功率放大器技术特性与应用分析
2024-06-03

2
STM32H743技术深度剖析与应用案例探索
2024-05-30

19

产品中心

服务支持

精选活动

关于我们

帮助中心

71V65602100BG

71V65602100BG 技术参数

71V65602100BG 数据手册

与71V65602100BG相关器件

与71V65602100BG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

71V65602100BG

71V65602100BG 技术参数

71V65602100BG 数据手册

与71V65602100BG相关器件

与71V65602100BG相关文章

您还可以找

您在本页遇到什么问题？