Datasheet > 71V124HSA12TY

71V124HSA12TY

更新时间： 2024-02-01 15:04:02

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器光电二极管内存集成电路
页数	文件大小	规格书
8页	115K
描述
Standard SRAM, 128KX8, 12ns, CMOS, PDSO32

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

71V124HSA12TY 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	Reach Compliance Code：	not_compliant
风险等级：	5.47	最长访问时间：	12 ns
I/O 类型：	COMMON	JESD-30 代码：	R-PDSO-J32
JESD-609代码：	e0	内存密度：	1048576 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	8
端子数量：	32	字数：	131072 words
字数代码：	128000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	128KX8	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOJ
封装等效代码：	SOJ32,.34	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	3.3 V
认证状态：	Not Qualified	最大待机电流：	0.01 A
最小待机电流：	3 V	子类别：	SRAMs
最大压摆率：	0.13 mA	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	TIN LEAD
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
Base Number Matches：	1

71V124HSA12TY 数据手册

3.3V CMOS Static RAM

1 Meg (128K x 8-Bit)

Center Power &

IDT71V124SA/HSA

Ground Pinout

Features

Description

◆

128K x 8 advanced high-speed CMOS static RAM

JEDEC revolutionary pinout (center power/GND) for

reduced noise

TheIDT71V124isa1,048,576-bithigh-speedstaticRAMorganized

as128Kx8.ItisfabricatedusingIDT’shigh-performance,high-reliability

CMOStechnology.Thisstate-of-the-arttechnology,combinedwithinno-

vativecircuitdesigntechniques,providesacost-effectivesolutionforhigh-

speedmemoryneeds. The JEDECcenterpower/GNDpinoutreduces

noisegenerationandimprovessystemperformance.

◆

Equal access and cycle times

– Commercial:10/12/15/20ns

– Industrial:10/12/15/20ns

◆

One Chip Select plus one Output Enable pin

Inputs and outputs are LVTTL-compatible

Single 3.3V supply

Low power consumption via chip deselect

Available in a 32-pin 300- and 400-mil Plastic SOJ, and

32-pin Type II TSOP packages.

TheIDT71V124has anoutputenablepinwhichoperates as fastas

5ns, with address access times as fast as 9ns available. All bidirec-

tionalinputs andoutputs oftheIDT71V124areLVTTL-compatibleand

operation is from a single 3.3V supply. Fully static asynchronous

circuitry is used; no clocks or refreshes are required for operation.

FunctionalBlockDiagram

•

1,048,576-BIT

MEMORY ARRAY

ADDRESS

DECODER

A16

I/O0 - I/O7

I/O CONTROL

CONTROL

LOGIC

3873 drw 01

OCTOBER 2008

DSC-3873/09

12 3 4 5 6 7 8

下载PDF

与71V124HSA12TY相关器件

型号	品牌	描述	获取价格	数据表
71V124HSA12YG	IDT	Standard SRAM, 128KX8, 12ns, CMOS, PDSO32	获取价格
71V124HSA12YGI	IDT	Standard SRAM, 128KX8, 12ns, CMOS, PDSO32	获取价格
71V124HSA12YI	IDT	Standard SRAM, 128KX8, 12ns, CMOS, PDSO32	获取价格
71V124HSA15PH	IDT	Standard SRAM, 128KX8, 15ns, CMOS, PDSO32	获取价格
71V124HSA15TYG	IDT	Standard SRAM, 128KX8, 15ns, CMOS, PDSO32	获取价格
71V124HSA15Y	IDT	Standard SRAM, 128KX8, 15ns, CMOS, PDSO32	获取价格