Datasheet > 7143LA25JB

7143LA25JB

更新时间： 2024-02-02 13:41:21

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
16页	137K
描述
Dual-Port SRAM, 2KX16, 25ns, CMOS, PQCC68, 0.950 X 0.950 INCH, 0.170 INCH HEIGHT, PLASTIC, LCC-68

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

7143LA25JB 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	LCC
包装说明：	QCCJ, LDCC68,1.0SQ	针数：	68
Reach Compliance Code：	not_compliant	ECCN代码：	3A001.A.2.C
HTS代码：	8542.32.00.41	风险等级：	5.21
Is Samacsys：	N	最长访问时间：	25 ns
I/O 类型：	COMMON	JESD-30 代码：	S-PQCC-J68
JESD-609代码：	e0	长度：	24.2062 mm
内存密度：	32768 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	16	湿度敏感等级：	1
功能数量：	1	端口数量：	2
端子数量：	68	字数：	2048 words
字数代码：	2000	工作模式：	ASYNCHRONOUS
最高工作温度：	125 °C	最低工作温度：	-55 °C
组织：	2KX16	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	225	电源：	5 V
认证状态：	Not Qualified	筛选级别：	MIL-PRF-38535
座面最大高度：	4.572 mm	最大待机电流：	0.004 A
最小待机电流：	2 V	子类别：	SRAMs
最大压摆率：	0.3 mA	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	24.2062 mm	Base Number Matches：	1

7143LA25JB 数据手册

IDT7133SA/LA,IDT7143SA/LA

High-Speed 2K x 16 Dual-Port RAM

Military, Industrial and Commercial Temperature Ranges

TIMING WAVEFORM OF READ CYCLE NO. 1, EITHER SIDE⁽⁵⁾

tRC

ADDRESS

tOH

DATAOUT

PREVIOUS DATA VALID

DATA VALID

BUSYOUT

(3,4)

2746 drw 07

tBDD

TIMING WAVEFORM OF READ CYCLE NO. 2, EITHER SIDE⁽⁵⁾

(4)

tACE

(4)

(2)

tAOE

tHZ

(1)

(2)

tLZ

tHZ

DATAOUT

VALID DATA

(1)

tLZ

tPU

tPD

ICC

CURRENT

50%

ISB

2746 drw 08

NOTES:

1. Timing depends on which signal is asserted last, OE or CE.

2. Timing depends on which signal is deasserted first, OE or CE.

3. tBDD delay is required only in a case where the opposite port is completing a write operation to the same address location. For simultaneous read operations, BUSY has no

relationship to valid output data.

4. Start of valid data depends on which timing becomes effective last, tAOE, tACE, tAA, or tBDD.

5. R/W = VIH, and the address is valid prior to or coincidental with CE transition LOW.

6.42

1...5 6 789 10 11...16

下载PDF

与7143LA25JB相关器件

型号	品牌	描述	获取价格	数据表
7143LA25JI	IDT	PLCC-68, Tube	获取价格
7143LA25PF8	IDT	TQFP-100, Reel	获取价格
7143LA25PFI	IDT	TQFP-100, Tray	获取价格
7143LA25PFI8	IDT	TQFP-100, Reel	获取价格
7143LA35FI	IDT	Dual-Port SRAM, 2KX16, 35ns, CMOS, PQFP68, 1.180 X 1.180 INCH, 0.160 INCH HEIGHT, FP-68	获取价格
7143LA35GI	IDT	Dual-Port SRAM, 2KX16, 35ns, CMOS, CPGA68, 1.180 X 1.180 INCH, 0.160 INCH HEIGHT, CERAMIC,	获取价格