5秒后页面跳转
捷配首页

Datasheet > 7019L20PFGI8
7019L20PFGI8 PDF预览

7019L20PFGI8

更新时间： 2024-09-28 21:07:51
品牌 Logo 应用领域
艾迪悌 - IDT 静态存储器内存集成电路
页数 文件大小 规格书
17页 154K
描述
Dual-Port SRAM, 128KX9, 20ns, CMOS, PQFP100, 14 X 14 MM, 1.40 MM HEIGHT, GREEN, TQFP-100

阅读下载

中文翻译

获取价格

7019L20PFGI8 技术参数

是否Rohs认证： 符合生命周期：Obsolete
包装说明：TQFP-100Reach Compliance Code：compliant
风险等级：5.78最长访问时间：20 ns
JESD-30 代码：S-PQFP-G100内存密度：1179648 bit
内存集成电路类型：DUAL-PORT SRAM内存宽度：9
功能数量：1端子数量：100
字数：131072 words字数代码：128000
工作模式：ASYNCHRONOUS最高工作温度：85 °C
最低工作温度：-40 °C组织：128KX9
封装主体材料：PLASTIC/EPOXY封装代码：QFP
封装形状：SQUARE封装形式：FLATPACK
并行/串行：PARALLEL最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子形式：GULL WING
端子位置：QUADBase Number Matches：1

7019L20PFGI8 数据手册

 浏览型号7019L20PFGI8的Datasheet PDF文件第2页浏览型号7019L20PFGI8的Datasheet PDF文件第3页浏览型号7019L20PFGI8的Datasheet PDF文件第4页浏览型号7019L20PFGI8的Datasheet PDF文件第5页浏览型号7019L20PFGI8的Datasheet PDF文件第6页浏览型号7019L20PFGI8的Datasheet PDF文件第7页 
HIGH-SPEED  
128K x 9 DUAL-PORT  
STATIC RAM  
IDT7019L  
Features  
◆
than one device  
True Dual-Ported memory cells which allow simultaneous  
◆
M/S = VIH for BUSY output flag on Master,  
M/S = VIL for BUSY input on Slave  
Interrupt Flag  
On-chip port arbitration logic  
Full on-chip hardware support of semaphore signaling  
between ports  
Fully asynchronous operation from either port  
TTL-compatible, single 5V (±10%) power supply  
Available in a 100-pin TQFP  
Industrial temperature range (–40°C to +85°C) is available  
for selected speeds  
reads of the same memory location  
High-speed access  
◆
◆
◆
◆
– Commercial: 15/20ns (max.)  
– Industrial: 20ns (max.)  
Low-power operation  
◆
– IDT7019L  
◆
◆
◆
◆
Active: 1W (typ.)  
Standby: 1mW (typ.)  
Dual chip enables allow for depth expansion without  
◆
external logic  
◆
IDT7019 easily expands data bus width to 18 bits or  
◆
Green parts available, see ordering information  
more using the Master/Slave select when cascading more  
FunctionalBlockDiagram  
R/W  
L
R
R/W  
CE0L  
CE1L  
CE0R  
CE1R  
OEL  
OER  
I/O  
Control  
I/O  
Control  
I/O0-8L  
I/O0-8R  
(1,2)  
BUSYL  
(1,2)  
BUSYR  
128Kx9  
MEMORY  
ARRAY  
7019  
A
16L  
A
A
16R  
0R  
Address  
Decoder  
Address  
Decoder  
A
0L  
17  
17  
ARBITRATION  
INTERRUPT  
SEMAPHORE  
LOGIC  
CE0L  
CE0R  
1L  
CE  
1R  
CE  
L
L
OE  
R/W  
OE  
R
R
R/W  
SEM  
L
R
SEM  
INT  
(2)  
(2)  
INTL  
R
M/S(1)  
4840 drw 01  
NOTES:  
1. BUSY is an input as a Slave (M/S = VIL) and an output when it is a Master (M/S = VIH).  
2. BUSY and INT are non-tri-state totem-pole outputs (push-pull).  
SEPTEMBER 2013  
1
DSC-4840/5  
©2013IntegratedDeviceTechnology,Inc.  
1234567...17

中文翻译

下载PDF

与7019L20PFGI8相关器件

型号 品牌 获取价格 描述 数据表
7019-P MOLEX

获取价格

 		Barrier Strip Terminal Block, 20A, 1 Row(s), 1 Deck(s)
7019PBG AAVID

获取价格

 		How to Use This Catalog
7019-RC BOURNS

获取价格

 		Dual-Line Toroid Inductors
7019-T MOLEX

获取价格

 		Barrier Strip Terminal Block, 20A, 1 Row(s), 1 Deck(s)
7019-V MOLEX

获取价格

 		Barrier Strip Terminal Block, 20A, 1 Row(s), 1 Deck(s)
701H2B-(SERIES) ETC

获取价格

 		Analog IC
701H2B-A01 ETC

获取价格

 		Analog IC
701H2B-A1 ETC

获取价格

 		Analog IC
701H2Y1W-(SERIES) ETC

获取价格

 		Analog IC
701H2Y1W-A01 ETC

获取价格

 		Analog IC

与7019L20PFGI8相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证